

(11) Publication number: 2002093742 A

Generated Document

### PATENT ABSTRACTS OF JAPAN

(51) Intl. Cl.: H01L 21/28 H01L 21/331 H01L 29/73 H01L 29/74 H01L 29/744 H01L 29/78 H01L 21/336 H01L 21/338 H01L 29/812

H01L 29/80 H01L 21/329

(21) Application number: 2000282532

(22) Application date: 18.09.00

(30) Priority:

(43) Date of application publication:

29.03.02

(84) Designated contracting states: (71) Applicant: NATIONAL INSTITUTE OF ADVANCED **INDUSTRIAL & TECHNOLOGY** 

**NISSAN MOTOR CO LTD** 

(72) Inventor: OGUSHI HIDEYO TANIMOTO SATOSHI

(74) Representative:


(54) OHMIC ELECTRODE STRUCTURE, ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE AND MANUFACTURING **METHOD OF THE** SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a fine and highly reliable ohmic electrode structure, having a low contact resistance of on the order of 10-7  $\Omega$ cm2.

**SOLUTION: A structure comprises** an SiC substrate 1, an n-type SiC region 32 formed in a surface of the SiC substrate 1, a field insulating film 5 mounted on the SiC substrate 1, an electrode film 7 spaced a fixed clearance (sidewall gap) 77 apart from the field insulating film 5 inside an opening part which is opened to expose the n-type SiC region 32 in the field insulating film 5, a heating reaction layer 8 disposed between the electrode film 7 and the n-type SiC region 32 and a wiring conductor piece 9, which is in contact with the surface of the electrode layer 7 and extended up to the upper part of the field insulating film 5 inside an opening part of the field insulating film 5. The fixed clearance constituting the sidewall gap 77 is controlled to a value, which is smaller than the thickness of the field insulating film

COPYRIGHT: (C)2002,JPO



### (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-93742 (P2002-93742A)

(43)公開日 平成14年3月29日(2002.3,29)

(51) Int.Cl.7		識別記号		FΙ			Ī	-7]-ド(参考)
H01L	21/28	301		H01	L 21/28		301F	4M104
							301S	5 F O O 3
							L	5 F O O 5
	21/331				29/78		652L	5 F O 4 O
	29/73				29/72			5 F 1 O 2
			審査請求	未請求	請求項の数20	OL	(全 33 頁)	最終頁に続く

(21)出願番号

特顧2000-282532(P2000-282532)

(22)出顧日

平成12年9月18日(2000.9.18)

特許法第30条第1項適用申請有り 2000年9月3日 社 団法人応用物理学会発行の「2000年(平成12年)秋季 第61回応用物理学会学術講演会 講演予稿集 第1分 冊」に発表

(出願人による申告) 国等の委託研究の成果に係る特許 出願(平成12年度新エネルギー・産業技術総合開発機構 「超低損失電力素子技術開発」 基盤技術開発」 に係わる 委託研究、産業再生特別措置法第30条の適用を受けるも (71)出顧人 301021533

独立行政法人産業技術総合研究所 東京都千代田区霞が関1-3-1

(74)上記1名の復代理人 100083806

弁理士 三好 秀和 (外8名)

(71)出顧人 000003997

日産自動車株式会社

神奈川県横浜市神奈川区宝町2番地

(74)上記1名の代理人 100083806

弁理士 三好 秀和 (外8名)

(72)発明者 大串 秀世

茨城県つくば市梅園1丁目1番4 工業技 術院電子技術総合研究所内

最終頁に続く


### (54) 【発明の名称】 オーミック電極構造体、その製造方法、半導体装置及び半導体装置の製造方法

### (57)【要約】

**၈**)

【課題】 10-'Qcm2 台程度の低いコンタクト抵 抗を有する微細且つ信頼性の高いオーミック電極構造体 を提供する。

【解決手段】 SiC基板1、SiC基板1の表面に形 成されたn型SiC領域32、SiC基板1の上に載置 されたフィールド絶縁膜5、フィールド絶縁膜5中にn 型SiC領域32を露出するように開口された開口部の 内部において、フィールド絶縁膜5から一定の間隙(側 壁ギャップ) 77を隔てて配置された電極膜7、電極膜 7とn型SiC領域32の間に配置された加熱反応層 8、フィールド絶縁膜5の開口部の内部において、電極 膜7の表面に接し、且つフィールド絶縁膜5の上部にま で伸延された配線導体素片9とから構成されている。側 壁ギャップ77を構成している一定の間隙は、フィール ド絶縁膜5の厚みより小さい値に制御されている。



1

### 【特許請求の範囲】

【請求項1】 炭化珪素(SiC)基板と、

前記SiC基板の表面に選択的に形成されたn型SiC 領域と、

前記SiC基板の上に載置されたフィールド絶縁膜と、 前記フィールド絶縁膜中に前記n型SiC領域の表面を 露出するように開口された開口部の内部において、前記 フィールド絶縁膜から一定の間隙を隔てて配置された電 極膜と、

前記開口部の内部において、前記フィールド絶縁膜から 10 は、 前記一定の間隙を隔て、且つ前記電極膜と前記n型Si C領域の間に配置された加熱反応層と、

前記開口部の内部において前記電極膜の表面に接し、且 つ前記フィールド絶縁膜の上部にまで伸延された配線導 体素片とからなることを特徴とするオーミック電極構造 体。

【請求項2】 前記一定の間隙は、前記フィールド絶縁 膜の厚みより小なることを特徴とする請求項1記載のオ ーミック電極構造体。

【請求項3】 前記フィールド絶縁膜は、

SiCの熱酸化膜と、

該熱酸化膜とは組成若しくは密度の異なる絶縁膜からな る上部絶縁膜との積層絶縁膜からなることを特徴とする 請求項1又は2記載のオーミック電極構造体。

【請求項4】 前記上部絶縁膜の絶縁破壊電界強度は、 前記熱酸化膜の絶縁破壊電界強度よりも低いことを特徴 とする請求項1~3のいずれか1項記載のオーミック電 極構造体。

【請求項5】 前記上部絶縁膜の緩衝フッ酸溶液による によるエッチング速度よりも速いことを特徴とする請求 項1~4のいずれか1項記載のオーミック電極構造体。

【請求項6】 炭化珪素(SiC)基板の表面の少なく とも一部に髙不純物密度を有するn型SiC領域を形成 する工程と、

前記SiC基板の表面を洗浄する工程と、

前記SiC基板の表面をフィールド絶縁膜で被覆する工 程と、

前記フィールド絶縁膜の上部に前記フィールド絶縁膜と はエッチング速度の異なるマスク材を形成する工程と、 前記マスク材に窓部を設け、マスクパターンを形成する 工程と、

該マスクバターンを用い、前記フィールド絶縁膜を前記 n型SiC領域の表面が露出するまでエッチングし開口 部を形成する工程と、

前記n型SiC領域の表面が露出後、更に前記フィール ド絶縁膜をオーバーエッチングし、前記窓部近傍の前記 マスク材の下部にアンダーカット部を形成する工程と、 前記マスク材の上部及び前記開口部の内部の前記n型S i C領域の表面に、第1の導体膜を堆積する工程と、

前記マスク材を除去するととにより、前記前記開口部の 内部の前記n型SiC領域の表面に、前記フィールド絶 縁膜とは一定の間隙を隔て、前記第1の導体膜の素片を 残留させる工程と、

非酸化性雰囲気中において、前記SiC基板を熱処理 し、前記第1の導体膜の素片と前記n型SiC領域との 間に加熱反応層を生成する工程とを有することを特徴と するオーミック電極構造体の製造方法。

【請求項7】 前記フィールド絶縁膜で被覆する工程

熱酸化により、前記S i C基板の表面に熱酸化膜を成長 する工程と、

該熱酸化膜の上部に、熱酸化以外の方法で、絶縁膜を堆 積する工程とからなることを特徴とする請求項6記載の オーミック電極構造体の製造方法。

【請求項8】 前記フィールド絶縁膜で被覆する工程

熱酸化以外の方法で、前記SiC基板の表面に酸素透過 性絶縁膜を堆積する工程と、

20 該酸素透過性絶縁膜の堆積後に、熱酸化により、前記S iC基板の表面と前記酸素透過性絶縁膜との界面に、熱 酸化膜を成長する工程とからなることを特徴とする請求 項6記載のオーミック電極構造体の製造方法。

【請求項9】 前記マスク材を形成する工程は、フォト レジストを塗布する工程であることを特徴とする請求項 6~8のいずれか1項記載のオーミック電極構造体の製 造方法。

【請求項10】前記フィールド絶縁膜に開口部を形成す る工程において、前記n型SiC領域の表面が露出する エッチング速度が、前記熱酸化膜の前記緩衝フッ酸溶液 30 に直前のステップは、ウェットエッチングと超純水によ るリンスで完結されることを特徴とする請求項9記載の オーミック電極構造体の製造方法。

> 【請求項11】 前記第1の導体膜の厚みは、前記n型 SiC領域の厚みの1/2より薄いことを特徴とする請 求項6~10のいずれか1項記載のオーミック電極構造 体の製造方法。

> 【請求項12】 前記加熱反応層を生成する工程は、酸 素(O,)及び水(H,O)の分圧が共に1×10-3 P a~1×10<sup>-1</sup> ° Paの非酸化性雰囲気中において、

前記SiC基板を熱処理することを特徴とする請求項6 ~11のいずれか1項記載のオーミック電極構造体の製 造方法。

【請求項13】 前記第1の導体膜の素片に接し、且 つ、前記フィールド絶縁膜の開口部を被覆するように、 前記フィールド絶縁膜の上部に第2の導体膜を形成する 工程を更に有することを特徴とする請求項6~11のい ずれか1項記載のオーミック電極構造体の製造方法。

【請求項14】 前記第2の導体膜を形成する直前に、 前記第1の導体膜の素片の表面に生成された酸化膜或い 50 は付着したハイドロ・カーボンを除去する工程を付加し

たことを特徴とする請求項13記載のオーミック電極構 造体の製造方法。

【請求項15】 炭化珪素 (SiC) 基板と、

前記SiC基板の表面に選択的に形成されたn型SiC 領域からなる主電極領域と、

前記SiC基板の上に載置されたフィールド絶縁膜と、 前記フィールド絶縁膜中に前記主電極領域の表面を露出 するように開口された開口部の内部において、前記フィ ールド絶縁膜から一定の間隙を隔てて配置された電極膜

前記開口部の内部において、前記フィールド絶縁膜から 前記一定の間隙を隔て、且つ前記電極膜と前記主電極領 域の間に配置された加熱反応層と、

前記開口部の内部において前記電極膜の表面に接し、且 つ前記フィールド絶縁膜の上部にまで伸延された主電極 配線とからなることを特徴とする半導体装置。

【請求項16】 前記一定の間隙は、前記フィールド絶 縁膜の厚みより小なることを特徴とする請求項15記載 の半導体装置。

くとも一部に高不純物密度のn型SiC領域からなる主 電極領域を形成する工程と、

前記SiC基板の表面を洗浄する工程と、

前記SiC基板の表面をフィールド絶縁膜で被覆する工 程と、

前記フィールド絶縁膜の上部に前記フィールド絶縁膜と はエッチング速度の異なるマスク材を形成する工程と、 前記マスク材に窓部を設け、マスクパターンを形成する

該マスクバターンを用い、前記フィールド絶縁膜を前記 30 主電極領域の表面が露出するまでエッチングし開口部を 形成する工程と、

前記主電極領域の表面が露出後、更に前記フィールド絶 縁膜をオーバーエッチングし、前記窓部近傍の前記マス ク材の下部にアンダーカット部を形成する工程と、

前記マスク材の上部及び前記開口部の内部の前記主電極 領域の表面に、第1の導体膜を堆積する工程と、

前記マスク材を除去することにより、前記前記開口部の 内部の前記主電極領域の表面に、前記フィールド絶縁膜 とは一定の間隙を隔て、前記第1の導体膜の素片を残留 40 させる工程と、

非酸化性雰囲気中において、前記SiC基板を熱処理 し、前記第1の導体膜の素片と前記主電極領域との加熱 反応層を生成する工程とを有することを特徴とする半導 体装置の製造方法。

【請求項18】 前記フィールド絶縁膜で被覆する工程 は、

熱酸化により、前記SiC基板の表面に熱酸化膜を成長 する工程と、

該熱酸化膜の上部に、熱酸化以外の方法で、絶縁膜を堆 50

積する工程とからなることを特徴とする請求項17記載 の半導体装置の製造方法。

【請求項19】 前記熱酸化膜を成長する工程の後に、 前記熱酸化膜の上部に、ゲート電極を形成する工程を更 に有することを特徴とする請求項18記載の半導体装置 の製造方法。

【請求項20】 前記第1の導体膜の厚みは、前記主電 極領域の厚みの1/2より薄いことを特徴とする請求項 17~19のいずれか1項記載の半導体装置の製造方 10 法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、炭化珪素(Si C) 基板を使用した半導体装置、及び半導体装置の製造 方法に係り、更に、このSiC半導体装置に利用される n型SiC領域に対するオーミック電極構造体及びその 製造方法に関するものである。

[0002]

【従来の技術】SiCは、pn接合の形成が可能で、珪 【請求項17】 炭化珪素 (SiC) 基板の表面の少な 20 素 (Si) や砒化ガリウム (GaAs) 等の他の半導体 材料に比べて禁制帯幅Egが広く3C-SiCで2.2 3 e V, 6 H - S i C T 2. 9 3 e V, 4 H - S i C T 26 e V程度の値が報告されている。また、SiC は、熱的、化学的、機械的に安定で、耐放射線性にも優 れているので、発光素子や髙周波デバイスは勿論のと と、髙温、大電力、放射線照射等の過酷な条件で、高い 信頼性と安定性を示す電力用半導体装置(パワーデバイ ス)として様々な産業分野での適用が期待されている。 【0003】特に、SiCを用いた高耐圧のMOSFE Tは、Siを用いたパワーデバイスよりもオン抵抗が低 いことが報告されている。また、SiCを用いたショッ トキーダイオードの順方向降下電圧が低くなることが報 告されている。良く知られているように、パワーデバイ スのオン抵抗とスイッチング速度とは、トレード・オフ 関係にある。しかし、SiCを用いたパワーデバイスに よれば、低オン抵抗化と高速スイッチング速度化が同時 に達成出来る可能性がある。

【0004】とのSiCを用いたパワーデバイスの低オ ン抵抗化には、オーミック・コンタクトに対するコンタ クト抵抗 p c の低減が重要な要素である。特に、低オン 抵抗化のためには、パワーデバイスの主電極領域を細分 化し、高密度にSiC基板上に配列する方法も採用され る。このような、微細寸法化されたパワーデバイスの低 オン抵抗化には、微細な開口部(コンタクト・ウィンド ウ)の内部において、低いコンタクト抵抗ρ cを得るこ とが極めて重要となってくる。また、パワーデバイスの 高速スイッチング速度化のためにも、SiC領域に対す るオーミック・コンタクトのコンタクト抵抗ρcは大き な問題である。

【0005】SiC青色発光素子が既に実用化され量産

されているのとは対称的に、パワーデバイス、髙周波デ バイスとしてのSiCの応用は甚だ遅れている。この原 因の一つは、これらデバイスの構造及び作製プロセスに 適合した実用的な低抵抗のオーミック・コンタクトを形 成する技術が未だに確立されていないからである。

【0006】n型SiCに低抵抗オーミック・コンタク トを形成する方法として広く活用されている従来技術 は、ニッケル(Ni)、タングステン(W)、チタン (Ti)のような電極膜をn型SiCに被着させて形成 したオーミック電極構造体を800℃~1200℃の高 10 温で熱処理する方法である。なかでもNiを用いたオー ミック・コンタクトでは10<sup>-6</sup> Q·cm<sup>2</sup> 台の実用的 なコンタクト抵抗値ρ cが得られており、極めて有望な オーミック・コンタクトである。

【0007】図24はパワーデバイスや髙周波デバイス などで使用されるNi膜を用いたオーミック電極構造体 の構造(以下において、「第1の従来技術」という。) を簡略化して示したものである。単結晶SiC基板1の 表面に高不純物密度のn型SiC領域32が形成されて いる。この単結晶SiC基板1の表面には、更に熱酸化 20 膜3及び上部絶縁膜4からなるフィールド絶縁膜5が形 成されている。このフィールド絶縁膜5を貫通し、n型 SiC領域32の表面を露出するように、開口部が配置 されている。フィールド絶縁膜5の開口部の内部には、 n型SiC領域32の表面に接した加熱反応層8と、C の加熱反応層8の上部の電極膜(Ni膜素片)47が配 置されている。加熱反応層8は、Ni膜を全面蒸着し、 フォトリソグラフィとエッチングを用いて、図24に示 す形状に、パターニングした後、熱処理することにより 形成される。即ち、電極膜 (Ni 膜素片) 47を設けた 30 SiC基板1を、1000℃~1200℃で高温処理す ることにより、Ni-Si-Cが混合した導電性の加熱 反応層8が形成される。電極膜(Ni 膜素片)47の上 部には、フィールド絶縁膜5の上部に延伸するように配 線導体素片9が配置されている。

【0008】第1の従来技術は、後述するような問題点 を有している。そこで、この第1の従来技術の問題を解 決するため、特開平8-64801号公報では、イオン 注入で形成したn型SiC領域32に対するオーミック 従来技術」という。)。第2の従来技術に記載の方法

(イ) 図25 (a) に示すように第1金属膜 (Ni膜) 42をSi酸化膜(フィールド絶縁膜) 43と隔絶する ように開口部内に配置する:

(ロ) その後、高温熱処理を実施し、図25 (b) に示 すようにオーミック接触片45を生成する;

(ハ) 最後に、図25 (c) に示すように、オーミック 接触片45及び露出したn型SiC領域32の表面に対 ある。

[0009]

【発明が解決しようとする課題】先ず、図24に示す第 1の従来技術によるn型SiC領域32に対するオーミ ック電極構造体にあっては、

- 1) Ni 膜47とフィールド絶縁膜5の接着力が弱く、 しばしば蒸着後にNi膜47が剥落するため、製造歩留 まりが悪い;
- 2) N i 膜 4 7 との接触面にあるフィールド絶縁膜(S iO2 膜) 5が、高温熱処理でNi膜47と反応し(還 元され)、SiOz 膜5が浸食され、薄くなる。SiO 2 膜5が、もともと薄い場合は、SiO2 膜5の絶縁性 が損なわれ、はなはだしい場合は、SiO。膜5が貫通
- 3) Ni-SiC-SiO2 が共存し、3元系の反応が 生じる加熱反応層8の外縁コーナ部51, 52 直下にお いては、高温熱処理により、寄生のショットキー接合が 形成され、水平方向の電流の流れを阻害する;
- 4) 高温熱処理で電極膜(Ni膜素片)47の表面が激 しく荒れ、表面モホロジーが低下する。このため、フォ トリソグラフィ工程用のアライメント・マークが、同様 なNi膜47を有する構造であれば、その形成が困難と なる。従って、後続の工程において髙精度なフォトリソ グラフィならびにエッチングが出来ない:
- 5) 高温熱処理で電極膜 (Ni 膜素片) 47表面に、N iOやSiO。等の酸化膜やハイドロ・カーボンが生 じ、電極膜 (Ni 膜素片) 47と配線導体素片9間のコ ンタクト抵抗が実質的に、上昇するという問題があっ

【0010】第2の従来技術では、この第1の従来技術 の問題点のうち、2)と3)の問題を解決する方法であ る。即ち、オーミック接触片45がSi酸化膜(フィー ルド絶縁膜) 43と隔絶しており、露出したn型SiC 領域32の表面に接している第2金属膜は、熱処理しな いので、第1の従来技術のNi-SiC-SiO2の共 存に起因した寄生のショットキー接合が形成されないと いう特徴を有する。

【0011】しかし、第2の従来技術は、図25(a) に示す開口部内に、第1金属膜(Ni膜)42をSi酸 電極の形成法を開示している(以下において、「第2の 40 化膜(フィールド絶縁膜)43と隔絶してパターニング する具体的な方法がなんら開示されていない。通例、と のような場合、用いられる方法は、SiC基板1全面に Ni膜を全面蒸着し、フォトリソグラフィとNiのエッ チングを用いて、開口部の内部に選択的に第1金属膜 (Ni膜) 42を配設する方法である。しかし、第2の 従来技術とこの方法の組み合わせでは基本的に1)、 4)、5)の問題を解決することは出来ない。

【0012】更に、第1金属膜(Ni膜)42のパター ニング工法において独立したフォトリソグラフィ工程を して、第2金属膜を接続する、という手順による方法で 50 用いているために、露光装置(マスクアライナー)の合

わせ精度及び第1金属膜(Ni膜)42のエッチング加 工精度を考慮すると、オーミック接触片45とSi酸化 膜(フィールド絶縁膜) 43の開口部側壁との間隔のト レランスを十分大きくとらなければならないという問題 がある。これは、集積密度が高く、微細なオーミック電 極構造体の製作を困難にするという問題に結びつく。ひ いては、デバイス寸法やチップ面積が増大する、半導体 装置の生産コスト (チップ単価) が上昇するという問題 に連鎖する。

に対するオーミック電極構造体、及びこれを用いた半導 体装置の問題点をそれぞれ、或いは、同時に解決するた めになされたものである。

【0014】具体的には、本発明は、10<sup>-</sup> 'Ωcm<sup>2</sup> 台程度の実用的なコンタクト抵抗を有するn型SiC領 域に対する微細なオーミック電極構造体の新規な構造を 提供することを目的とする。

【0015】本発明の他の目的は、表面金属配線(配線 導体素片)とフィールド絶縁膜の接着力が良好で、信頼 性の高いオーミック電極構造体の新規な構造を提供する 20 ととである。

【0016】本発明の更に他の目的は、フィールド絶縁 膜の絶縁性が維持出来、髙耐圧、低リーク電流のオーミ ック電極構造体の新規な構造を提供することである。

【0017】本発明の更に他の目的は、オーミック電極 の外縁部に寄生ショットキー接合が存在しないオーミッ ク電極構造体の新規な構造を提供することである。

【0018】本発明の更に他の目的は、電極膜の表面モ ホロジーが良好なオーミック電極構造体の新規な構造を 提供することである。

【0019】本発明の更に他の目的は、微細な寸法精度 を有したオーミック電極構造体を提供することである。

【0020】本発明の更に他の目的は、導体膜堆積後に 表面金属配線の剥落等の不良が抑制され、製造歩留まり の高いオーミック電極構造体の製造方法を提供すること

【0021】本発明の更に他の目的は、オーミック電極 の母材となる導体膜とフィールド絶縁膜との浸食反応

(還元反応)が有効に回避出来るオーミック電極構造体 の製造方法を提供することである。

【0022】本発明の更に他の目的は、オーミック電極 の母材となる導体膜、SiC及びフィールド絶縁膜との 3元系の反応が回避されるオーミック電極構造体の製造 方法を提供することである。

【0023】本発明の更に他の目的は、高温熱処理を経 た後でも、電極膜の表面モホロジーが良好なオーミック 電極構造体の製造方法を提供することである。

【0024】本発明の更に他の目的は、フォトリソグラ フィ工程用のアライメント・マークの形態に影響を与え ず、後続の工程において高精度なフォトリソグラフィな 50

らびにエッチングを容易にするなオーミック電極構造体 の製造方法を提供することである。

【0025】本発明の更に他の目的は、髙温熱処理を経 た後でも、電極膜の表面に、酸化膜やハイドロ・カーボ ンが生じず、電極膜と配線導体素片間のコンタクト抵抗 を低く維持出来るオーミック電極構造体の製造方法を提 供することである。

【0026】本発明の更に他の目的は、フォトリソグラ フィ工程における露光装置の合わせ精度及びエッチング 【0013】本発明はとのような従来のn型SiC領域 10 加工精度に影響されずに、電極膜(オーミック接触片) とフィールド絶縁膜の開口部側壁との間隔を十分に微細 化することが可能なオーミック電極構造体の製造方法を 提供することである。

> 【0027】本発明の更に他の目的は、微細な寸法精度 を有したオーミック電極構造体が簡単に製造出来るオー ミック電極構造体の製造方法を提供することである。

> 【0028】本発明の更に他の目的は、高耐圧且つ高速 動作可能な半導体装置を提供することである。

【0029】本発明の更に他の目的は、オン抵抗が低 く、且つ高速スイッチング可能な半導体装置を提供する ととである。

【0030】本発明の更に他の目的は、チップ占有面積 が小さく、チップ単価が低く、且つ信頼性の高い半導体 装置を提供することである。

【0031】本発明の更に他の目的は、表面金属配線の 剥落等の不良が抑制され、製造歩留まりの高い半導体装 置の製造方法を提供することである。

【0032】本発明の更に他の目的は、オーミック電極 の母材となる導体膜とフィールド絶縁膜との高温熱処理 での浸食反応(還元反応)が有効に回避出来、且つ導体 膜、SiC及びフィールド絶縁膜との3元系の反応をも 回避出来る半導体装置の製造方法を提供することであ

【0033】本発明の更に他の目的は、高温熱処理を経 た後でも、電極膜の表面モホロジーが良好で、フォトリ ソグラフィ工程用のアライメント・マークの形態に影響 を与えず、後続の工程において高精度なフォトリソグラ フィならびにエッチングが可能な半導体装置の製造方法 を提供することである。

【0034】本発明の更に他の目的は、高温熱処理を経 40 た後でも、電極膜の表面に、酸化膜やハイドロ・カーボ ンが生じず、電極膜と配線導体素片間のコンタクト抵抗 を低く維持出来る半導体装置の製造方法を提供すること

【0035】本発明の更に他の目的は、電極膜(オーミ ック接触片)とフィールド絶縁膜の開口部側壁との間隔 を十分に微細化し、微細な寸法精度を有したオーミック 電極構造体が簡単に製造出来る半導体装置の製造方法を 提供することである。

【0036】本発明の更に他の目的は、チップ面積の縮

小が可能で、チップ単価が低く出来る半導体装置の製造 方法を提供することである。

[0037]

【課題を解決するための手段】上記目的を達成するため に、請求項1記載の発明は、(イ)SiC基板と、

(ロ) Si C基板の表面に選択的に形成されたn型Si C領域と、(ハ)SiC基板の上に載置されたフィール ド絶縁膜と、(ニ)フィールド絶縁膜中にn型SiC領 域の表面を露出するように開口された開口部(コンタク ト・ウィンドウ)の内部において、フィールド絶縁膜か 10 ら一定の間隙を隔てて配置された電極膜と、(ホ)フィ ールド絶縁膜の開口部の内部において、フィールド絶縁 膜から一定の間隙を隔て、且つ電極膜とn型SiC領域 の間に配置された加熱反応層と、(へ)フィールド絶縁 膜の開口部の内部において、電極膜の表面に接し、且つ フィールド絶縁膜の上部にまで伸延された配線導体素片 とからなるオーミック電極構造体であることを要旨とす る。請求項1記載の発明によれば、電極膜及び加熱反応 層が共に、フィールド絶縁膜の開口部の内部において、 フィールド絶縁膜から一定の間隙を隔て配置されている 20 ので、電極膜及び加熱反応層を構成する金属材料が、フ ィールド絶縁膜と反応することが防止出来る。更に、加 熱反応層の底部外縁部における金属-SiC-SiO』 の3元系共存反応による寄生のショットキー接合の生成 も回避出来る。

【0038】なお、請求項1に規定する「SiC基板の 表面に選択的に形成されたn型SiC領域」は、SiC 基板の表面に、直接n型SiC領域が形成される場合の みに限定されないことは勿論である。例えば、SiC基 板の表面の一部に、n型SiC領域よりも平面上の面積 30 の大きい他の半導体領域をウェル形状に配置し、そのウ ェル形状の半導体領域の内部の位置において、本発明の n型SiC領域が形成されていても良い。或いは、Si C基板の表面の全面に他の半導体領域をエピタキシャル 成長し、そのエピタキシャル成長した他の半導体領域の 表面の一部において、本発明のn型SiC領域を形成す るような場合も許容される。このように、請求項1記載 に係る発明においては、n型SiC領域が他の半導体領 域を介して、間接的に形成される場合を許容することに 留意すべきである。

【0039】請求項2記載の発明は、請求項1記載のオ ーミック電極構造体において、一定の間隙は、フィール ド絶縁膜の厚みより小なることを要旨とする。

【0040】請求項3記載の発明は、請求項1又は2記 載のオーミック電極構造体において、フィールド絶縁膜 は、SiCの熱酸化膜と、この熱酸化膜とは組成若しく は密度の異なる絶縁膜からなる上部絶縁膜との積層絶縁 膜からなることを要旨とする。

【0041】請求項4記載の発明は、請求項1~3のい ずれか1項記載のオーミック電極構造体において、上部 50 ーミック電極構造体の製造方法において、フィールド絶

絶縁膜の絶縁破壊電界強度は、熱酸化膜の絶縁破壊電界 強度よりも低いことを要旨とする。

【0042】請求項5記載の発明は、請求項1~4のい ずれか1項記載のオーミック電極構造体において、上部 絶縁膜の緩衝フッ酸溶液(BHF溶液)によるエッチン グ速度が、熱酸化膜の緩衝フッ酸溶液によるエッチング 速度よりも速いことを要旨とする。「BHF溶液」と は、フッ化アンモニウム(NH、F):フッ酸(HF) =7:1の溶液からなる当業者周知のシリコン酸化膜 (SiO, 膜)のエッチング液 (エッチャント) である。 【0043】請求項6記載の発明は、(イ) SiC基板 の表面の少なくとも一部に高不純物密度を有するn型S i C領域を形成する工程と、(ロ) Si C基板の表面を 洗浄する工程と、(ハ)SiC基板の表面をフィールド 絶縁膜で被覆する工程と、(ニ)フィールド絶縁膜の上 部にフィールド絶縁膜とはエッチング速度の異なるマス ク材を形成する工程と、(ホ)マスク材に窓部を設け、 マスクパターンを形成する工程と、(へ)このマスクバ ターンを用い、フィールド絶縁膜をn型SiC領域の表 面が露出するまでエッチングし開口部を形成する工程 と、(ト)n型SiC領域の表面が露出後、更にフィー ルド絶縁膜をオーバーエッチングし、窓部近傍のマスク 材の下部にアンダーカット部を形成する工程と、(チ) マスク材の上部及び開口部の内部のn型SiC領域の表 面に、第1の導体膜を堆積する工程と、(リ)マスク材 を除去することにより、開口部の内部のn型SiC領域 の表面に、フィールド絶縁膜とは一定の間隙を隔て、第 1の導体膜の素片を残留させる工程と、(ヌ)非酸化性 雰囲気中において、SiC基板を熱処理し、第1の導体 膜の素片とn型SiC領域との間に加熱反応層を生成す る工程とを有するオーミック電極構造体の製造方法であ ることを要旨とする。請求項6記載の発明によれば、フ ィールド絶縁膜の「オーバーエッチング(スライト・エ ッチング)」のエッチング量の制御により、窓部近傍の マスク材の下部に形成されるアンダーカット部の深さが 制御出来る。また、このアンダーカット部の深さによ り、第1の導体膜の素片とフィールド絶縁膜との一定の 間隙を自己整合的に決定出来る。請求項1と同様に、請 求項6に規定する「SiC基板の表面の少なくとも一部 に高不純物密度を有するn型S i C領域を形成する工 程」は、SiC基板の表面に、直接n型SiC領域を形 成する場合のみに限定されない。例えば、SiC基板の 表面の一部に他の半導体領域をウェル形状に形成し、そ のウェル形状の半導体領域の内部にn型SiC領域を形 成しても良い。或いは、SiC基板の表面の全面に他の 半導体領域をエピタキシャル成長し、そのエピタキシャ ル成長した半導体領域の表面の一部にn型SiC領域を 形成するような工程も許容される。

【0044】請求項7記載の発明は、請求項6記載のオ

縁膜で被覆する工程は、熱酸化により、SiC基板の表 面に熱酸化膜を成長する工程と、この熱酸化膜の上部 に、熱酸化以外の方法で、絶縁膜を堆積する工程とから なることを要旨とする。

【0045】請求項8記載の発明は、請求項6記載のオ ーミック電極構造体の製造方法において、フィールド絶 縁膜で被覆する工程は、熱酸化以外の方法で、SiC基 板の表面に酸素透過性絶縁膜を堆積する工程と、この酸 素透過性絶縁膜の堆積後に、熱酸化により、SiC基板 の表面と酸素透過性絶縁膜との界面に、熱酸化膜を成長 10 する工程とからなることを要旨とする。

【0046】請求項9記載の発明は、請求項6~8のい ずれか1項記載のオーミック電極構造体の製造方法にお いて、マスク材を形成する工程は、フォトレジストを塗 布する工程であることを要旨とする。

【0047】請求項10記載の発明は、請求項9記載の オーミック電極構造体の製造方法が、フィールド絶縁膜 に開口部を形成する工程において、n型SiC領域の表 面が露出するに直前のステップは、ウェットエッチング と超純水によるリンスで完結されることを要旨とする。 【0048】請求項11記載の発明は、請求項6~10 のいずれか1項記載のオーミック電極構造体の製造方法 において、第1の導体膜の厚みは、n型SiC領域の 厚みの1/2より薄いことを要旨とする。請求項11記 載の発明によれば、加熱反応層を形成する前の第1の導 体膜の素片の厚みが、その下部にあるn型SiC領域の 厚みの1/2より薄くなるように、予め設定されている ので、SiC基板の熱処理により、仮に第1の導体膜の 素片が完全に加熱反応層に転化したとしても、n型Si C領域が消失することはない。

【0049】請求項12記載の発明は、請求項6~11 のいずれか1項記載のオーミック電極構造体の製造方法 において、加熱反応層を生成する工程は、酸素(O,) 及び水(H,O)の分圧が共に1×10-3 Pa~1×1 0-1°Paの非酸化性雰囲気中でSiC基板を熱処理 することを要旨とする。請求項12記載の発明によれ ば、酸素及び水の分圧が共に1×10-8 Pa~1×1 0-1°Paに制御された非酸化性雰囲気中で熱処理し て、加熱反応層を生成しているので、加熱反応層生成の ための高温熱処理で、第1の導体膜の素片の表面に酸化 40 膜が生じることを防止出来る。

【0050】請求項13記載の発明は、請求項6~11 のいずれか1項記載のオーミック電極構造体の製造方法 において、第1の導体膜の素片に接し、且つ、フィー ルド絶縁膜の開口部を被覆するように、フィールド絶縁 膜の上部に第2の導体膜を形成する工程を更に有すると とを要旨とする。

【0051】請求項14記載の発明は、請求項13記載 のオーミック電極構造体の製造方法において、第2の導

成された酸化膜或いは付着したハイドロ・カーボンを除 去する工程を付加したことを要旨とする。

【0052】請求項15記載の発明は、(イ)SiC基 板と、(ロ)SiC基板の表面に選択的に形成されたn 型SiC領域からなる主電極領域と、(ハ)SiC基板 の上に載置されたフィールド絶縁膜と、(ニ)フィール ド絶縁膜中に主電極領域の表面を露出するように開口さ れた開口部の内部において、フィールド絶縁膜から一定 の間隙を隔てて配置された電極膜と、(ホ)フィールド 絶縁膜の開口部の内部において、フィールド絶縁膜から 一定の間隙を隔て、且つ電極膜と主電極領域の間に配置 された加熱反応層と、(へ)フィールド絶縁膜の開口部 の内部において、電極膜の表面に接し、且つフィールド 絶縁膜の上部にまで伸延された主電極配線とからなる半 導体装置であることを要旨とする。 請求項15記載の発 明において、「主電極領域」とは半導体装置の主電流の 通路の両端にそれぞれ位置し、互いに対向した半導体領 域の少なくとも一方である。請求項15記載の発明によ れば、主電極領域に対するオーミック電極を構成する電 極膜及び加熱反応層が共に、フィールド絶縁膜の開口部 の内部において、フィールド絶縁膜から一定の間隙を隔 て配置されているので、電極膜及び加熱反応層を構成す る金属材料が、フィールド絶縁膜と反応することが防止 出来る。更に、オーミック電極の底部外縁部における金 属-SiC-SiO<sub>2</sub>の3元系共存反応による寄生のシ ョットキー接合の生成も回避出来る。請求項1において 説明したように、請求項15に規定する「SiC基板の 表面に選択的に形成されたn型SiC領域からなる主電 極領域」は、SiC基板の表面に、直接n型SiC領域 30 からなる主電極領域が形成される場合のみに限定されな い。例えば、SiC基板の表面の一部に他の半導体領域 をウェル形状に配置し、そのウェル形状の半導体領域の 内部に主電極領域が形成されていても良い。或いは、S i C基板の表面の全面に他の半導体領域をエピタキシャ ル成長し、そのエピタキシャル成長した半導体領域の表 面の一部に主電極領域を形成するような場合も許容され

【0053】請求項16記載の発明は、請求項15記載 の半導体装置において、一定の間隙は、フィールド絶縁 膜の厚みより小なることを要旨とする。

【0054】請求項17記載の発明は、(イ)SiC基 板の表面の少なくとも一部に高不純物密度のn型SiC 領域からなる主電極領域を形成する工程と、(ロ)Si C基板の表面を洗浄する工程と、(ハ) Si C基板の表 面をフィールド絶縁膜で被覆する工程と、(ニ)フィー ルド絶縁膜の上部にフィールド絶縁膜とはエッチング速 度の異なるマスク材を形成する工程と、(ホ)マスク材 に窓部を設け、マスクパターンを形成する工程と、

(へ) このマスクパターンを用い、フィールド絶縁膜を 体膜を形成する直前に、第1の導体膜の素片の表面に生 50 主電極領域の表面が露出するまでエッチングし開口部を 形成する工程と、(ト)主電極領域の表面が露出後、更 にフィールド絶縁膜をオーバーエッチングし、窓部近傍 のマスク材の下部にアンダーカット部を形成する工程 と、(チ)マスク材の上部及び開口部の内部の主電極領 域の表面に、第1の導体膜を堆積する工程と、(リ)マ スク材を除去することにより、開口部の内部の主電極領 域の表面に、フィールド絶縁膜とは一定の間隙を隔て、 第1の導体膜の素片を残留させる工程と、(ヌ)非酸化 性雰囲気中において、SiC基板を熱処理し、第1の導 体膜の素片と主電極領域との加熱反応層を生成する工程 10 で、低いコンタクト抵抗が達成出来る。また、寄生のシ とを有する半導体装置の製造方法であることを要旨とす る。請求項17記載の発明の「主電極領域」とは、請求 項15記載の発明で定義したように、半導体装置の主電 流の通路の両端に位置する半導体領域である。請求項1 7記載の発明によれば、半導体装置の主電極領域に対す るオーミック電極を形成する際に、フィールド絶縁膜の オーバーエッチング (スライト・エッチング) のエッチ ング量の制御により、窓部近傍のマスク材の下部に形成 されるアンダーカット部の深さが制御出来る。また、と のアンダーカット部の深さにより、第1の導体膜の素片 20 とフィールド絶縁膜との一定の間隙を自己整合的に決定 出来る。請求項15と同様に、請求項17に規定する 「SiC基板の表面の少なくとも一部に髙不純物密度の n型SiC領域からなる主電極領域を形成する工程」 は、SiC基板の表面に、直接n型SiC領域からなる 主電極領域を形成する場合のみに限定されない。例え ば、SiC基板の表面の一部に、他の半導体領域をウェ ル形状に形成し、そのウェル形状の半導体領域の内部に 主電極領域を形成しても良い。或いは、S i C基板の表 面の全面に他の半導体領域をエピタキシャル成長し、そ 30 の半導体領域の表面の一部に主電極領域を形成するよう

【0055】請求項18記載の発明は、請求項17記載 の半導体装置の製造方法において、フィールド絶縁膜で 被覆する工程は、熱酸化により、SiC基板の表面に熱 酸化膜を成長する工程と、この熱酸化膜の上部に、熱酸 化以外の方法で、絶縁膜を堆積する工程とからなること を要旨とする。

【0056】請求項19記載の発明は、請求項18記載 の半導体装置の製造方法において、熱酸化膜を成長する 工程の後に、熱酸化膜の上部に、ゲート電極を形成する 工程を更に有することを要旨とする。

【0057】請求項20記載の発明は、請求項17~1 9のいずれか1項記載の半導体装置の製造方法におい て、第1の導体膜の厚みは、主電極領域の厚みの1/2 より薄いことを要旨とする。

[0058]

な工程でも良い。

【発明の効果】請求項1記載の発明によれば、電極膜及 び加熱反応層を構成する金属材料が、フィールド絶縁膜 と反応することが防止され、金属材料との接触面にある

フィールド絶縁膜が髙温熱処理で還元(浸食)されると とがないので、フィールド絶縁膜の絶縁性が維持出来 る。また、電極膜を構成する金属材料がフィールド絶縁 膜に接していないので、電極膜とフィールド絶縁膜の接 着力が弱いという問題は、本来的に存在しない。このた め、製造プロセス終了後に電極膜が剥落することはな く、製造歩留まりが高くなる。更に、加熱反応層の底部 外縁部における金属-SiC-SiO2の3元系共存反 応による寄生のショットキー接合の生成も回避出来るの ョットキー接合の生成に伴うn型SiC領域の水平方向 の電流の流れの阻害もない。

【0059】請求項2記載の発明によれば、電極膜及び 加熱反応層の周縁部と開口部側壁との間の間隙を、フィ ールド絶縁膜の厚みより小さい微細寸法としたため、オ ーミック電極構造体の占有面積を小さく出来る。

【0060】請求項3記載の発明によれば、フィールド 絶縁膜の下部に、SiCの酸化膜を有している。SiC の熱酸化膜は、Siの熱酸化膜に近いシリコン酸化膜 (SiOz膜)であり、SiCとの界面準位が少なく、高 い絶縁破壊電界強度が維持出来る。また、熱酸化膜とは 組成若しくは密度の異なる絶縁膜からなる上部絶縁膜と 熱酸化膜との積層構造にしているので、熱酸化膜の厚さ を薄く設定できる。このため、過剰な熱酸化による表面 モホロジーの低下もない。表面モホロジーが良好である ため、良好な金属・半導体接合が保証できる。従って、 界面準位に起因した寄生トランジスタの生成が抑制さ れ、信頼性の高いフィールド絶縁膜の開口部に、低いコ ンタクト抵抗のオーミック電極構造体を構成出来る。 【0061】SiCの熱酸化膜の絶縁破壊電界強度は、

厚さ10nmで14MV/cm程度である。熱酸化以外 の方法で形成したSiOz膜の絶縁破壊電界強度は、こ の値よりも小さい。即ち、請求項4記載に係る発明によ れば、SiCの熱酸化膜以外の種々の絶縁膜を、SiC の熱酸化膜の上部に形成して、半導体装置の仕様として 要求される耐圧を確保しつつ、低い界面準位と良好な表 面モホロジーを有したフィールド絶縁膜の開口部に、オ ーミック電極構造体を構成出来る。

【0062】上記のように、SiCの熱酸化膜は、Si 熱酸化膜に近いSiOz膜であるので、BHF溶液に対 するエッチング速度は100nm/分程度である。これ に比し、CVDで堆積したSiOz膜に対するエッチン グ速度は1.5倍から3倍位髙い。即ち、請求項5記載 に係る発明によれば、SiCの熱酸化膜以外の種々のS iOz膜を、SiCの熱酸化膜の上部に形成しているの で、要求される耐圧、低い界面準位、表面の安定性、良 好な表面モホロジーを有したフィールド絶縁膜の開口部 に、所望のオーミック電極構造体を構成出来る。また、 BHF溶液に対するエッチング速度の相違を利用して、 種々の半導体プロセスを採用出来るので、多様なオーミ

ック電極構造体を構成出来る。

【0063】請求項6記載の発明によれば、フィールド 絶縁膜に対するオーバーエッチングのエッチング時間の 制御により、窓部近傍のマスク材の下部に形成されるア ンダーカット部の深さが制御出来るので、寸法制御が容 易である。また、このアンダーカット部の深さにより、 第1の導体膜の素片とフィールド絶縁膜との一定の間隙 を自己整合的に決定出来るので、第1の導体膜の素片と フィールド絶縁膜との一定の間隙を制御するためのフォ トリソグラフィ工程は不要である。このため、電極膜と なる第1の導体膜の素片とフィールド絶縁膜の開口部側 壁との間隔を十分に小さく出来、占有面積の小さく、微 細寸法を有したオーミック電極構造体を製造出来る。更 に、フォトリソグラフィ工程が省略出来るため、工程数 が減少し、製造歩留まりが高くなる。更に、請求項6記 載の発明は、標準的なSi半導体デバイス製造方法が適 用可能なので、容易且つ信頼性が高い。更に、第1の導 体膜の素片が、フィールド絶縁膜と反応することが防止 出来るので、第1の導体膜の素片を構成する金属材料と の接触面にあるフィールド絶縁膜が高温熱処理で還元 (浸食) されることがなく、フィールド絶縁膜の絶縁性

(浸食)されるととがなく、フィールド絶縁膜の絶縁性が維持出来る。また、第1の導体膜の素片を構成する金属材料がフィールド絶縁膜に接していないので、第1の導体膜の素片から生成された電極膜とフィールド絶縁膜の接着力が弱いという問題は、本来的に存在しない。このため、プロセス終了後に電極膜が剥落することはなく、製造歩留まりが高くなる。更に、加熱反応層を生成する工程において、第1の導体膜の素片の底部外縁部における金属-SiC-SiO2の3元系の共存する状態が存在しないので、3元系の反応による寄生のショットキー接合の生成も回避出来、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うn型SiC領域の水平方向の電流の流れの阻害もない。

【0064】請求項7記載の発明によれば、SiC基板表面にフィールド絶縁膜を形成する工程は、SiC表面を薄く熱酸化させた後、熱酸化膜の上部に、熱酸化以外の方法で厚い絶縁膜を堆積することによって達成しているので、SiCの表面モホロジーを、過度な熱酸化により荒らすことない。また、熱酸化以外の方法は、CVD法やスパッタリング法等の周知の物理的或いは化学的手段が採用可能であるが、これらの、熱酸化以外の方法に固有な自然酸化膜やハイドロ・カーボンのSiC界面(表面)への生成を、熱酸化により効果的に除去、若しくは抑制出来る。つまり、加熱反応層の形成の障害となるSiC表面の自然酸化膜とハイドロカーボンを除去することが可能であるので、10-7Qcm²台程度の低いコンタクト抵抗が簡単に実現出来る。

【0065】請求項8記載の発明によれば、熱酸化以外の方法でSiC基板の表面に酸素透過性絶縁膜を堆積する工程を先に行い、この酸素透過性絶縁膜の堆積後に、

16

熱酸化によりSiC基板の表面と酸素透過性絶縁膜との 界面に熱酸化膜を成長して、フィールド絶縁膜を形成し ている。この場合も、請求項7記載に係る発明と同様 に、過度の熱酸化によるSiC基板の表面モホロジーの 劣化を抑制することが出来る。また、CVD法やスパッ タリング法等の周知の物理的或いは化学的手段に固有な 自然酸化膜やハイドロ・カーボンの生成を、熱酸化膜の 生成により効果的に除去、若しくは抑制出来る。このた め、加熱反応層とn型SiC領域との界面のモホロジー が良好となり、均一旦つ均質な加熱反応層を生成出来 る。従って、10-7Ωcm²台程度の低いコンタクト抵 抗ρcを簡単に得ることが出来る。

【0066】請求項9記載の発明によれば、半導体製造プロセスで周知のフォトレジストを使うことが出来るので、フォトリソグラフィ工程で簡単に、フィールド絶縁膜に開口部を形成するためのマスクバターンを形成出来る。更に、このマスクバターンをそのまま用いて、フォトレジストの上部に第1の導体膜を堆積すれば、その後、フォトレジストを剥離剤等で簡単に除去出来るので、リフトオフ工程も簡単に実施出来る。

【0067】請求項10記載に係る発明によれば、フィールド絶縁膜中に設ける開口部(凹部)の底面が n型SiC領域の表面に到達する最終ステップが、ウェット・エッチングと超純水によるリンスで完結されるので、ドライ・エッチングの反応生成物であるハイドロ・カーボンの n型SiC領域の表面への再付着や、過剰なブラズマエネルギによるエッチング損傷が防止出来る。このため、開口部に露出した n型SiC領域の表面の汚染や n型SiC領域の表面の相面化が有効に防止出来る。加えて、ドライ・エッチングが使用出来るため、微細な開口部寸法を有したオーミック・コンタクトが形成出来る。このため、半導体集積回路の高集積密度化や、電力用半導体装置のオン抵抗の低減等に好適なオーミック電極構造体の製造が可能になる。

【0068】請求項11記載の発明によれば、加熱反応層を形成する前の第1の導体膜の素片の厚みが制御されているので、仮に第1の導体膜の素片が完全に加熱反応層に転化したとしても、n型SiC領域が消失したり、加熱反応層がn型SiC領域を突き抜けることが確実に防止出来る。従って、n型SiC領域の消失に伴うコンタクト抵抗の急増や、n型SiC領域の突き抜けに伴うリーク電流の増大を有効に防止出来る。更に、加熱反応層形成のためのSiC基板の熱処理工程のプロセス・マージンが十分に取れ、十分な熱処理が可能で、より低いコンタクト抵抗の実現を可能にする。

【0069】請求項12記載の発明によれば、酸素及び水の分圧が制御された非酸化性雰囲気中で熱処理し、加熱反応層を生成しているので、加熱反応層生成のための高温熱処理で第1の導体膜の素片の表面に酸化膜が生じることを防止出来る。このため、第1の導体膜の素片か

ら構成された電極膜と、この電極膜に接続される上層の 第2の導体膜との間のコンタクト抵抗が低減出来る。更 に、酸素及び水の分圧が制御された非酸化性雰囲気中で 熱処理することにより、髙温熱処理中に、酸素或いは酸 素含有雰囲気が原因で起こる第1の導体膜の素片の表面 の荒れが防止出来る。とのため、同様な工程と構造で形 成されるアライメント・マークの表面モホロジーも良好 であるので、後続の工程において髙精度なフォトリソグ ラフィならびにエッチングが可能となる。

【0070】請求項13記載の発明によれば、第1の導 体膜の素片に接し、且つ、フィールド絶縁膜の閉口部を 被覆するように第2の導体膜を配設し、これにより配線 導体素片を形成出来るので、現実の半導体装置の電極構 造に対応したオーミック電極構造体を簡単に製造出来 る。また、第2の導体膜に対しては、高温の熱処理が不 要であるので、第2の導体膜を構成する材料との接触面 にあるフィールド絶縁膜が高温熱処理で還元 (浸食) さ れることがないので、フィールド絶縁膜の絶縁性が維持 出来る。

温熱処理で第1の導体膜の素片の表面に酸化膜が生成さ れ場合や、ハイドロ・カーボンが付着した場合であって も、これらの酸化膜やハイドロ・カーボンを有効に除去 出来る。このため、第1の導体膜の素片の表面の酸化膜 やハイドロ・カーボンに起因した第1の導体膜の素片と 第2の導体膜コンタクト抵抗の上昇を回避出来る。

【0072】請求項15記載の発明によれば、半導体装 置の主電極領域に対するオーミック電極において、オー ミック電極の電極膜及び加熱反応層を構成する金属材料 が、フィールド絶縁膜と反応しない構造になっているの で、金属材料との接触面にあるフィールド絶縁膜が高温 熱処理で還元(浸食)されることがない。このため、半 導体装置の主電極領域の周辺に形成されたフィールド絶 縁膜の高い絶縁性が維持出来、リーク電流も低減出来 る。また、電極膜を構成する金属材料がフィールド絶縁 膜に接していないので、オーミック電極の電極膜とフィ ールド絶縁膜の接着力が弱いという問題は、本来的に存 在しない。このため、半導体装置の製造プロセス終了後 にオーミック電極の電極膜が剥落することはなく、半導 体装置の製造歩留まりが高くなる。更に、オーミック電 極の底部外縁部における金属-SiC-SiO2の3元 系共存反応による寄生のショットキー接合の生成も回避 出来るので、低いコンタクト抵抗のオーミック電極が達 成出来る。また、寄生のショットキー接合の生成に伴う 主電極領域中の水平方向の電流の流れの阻害もない。と の結果、高耐圧で且つ高速に動作可能な半導体装置が実 現出来る。特に、電力用半導体装置においては、低いオ ン抵抗と高速なスイッチングを同時に達成出来る。

【0073】請求項16記載の発明によれば、電極膜及 び加熱反応層の周縁部と開口部側壁との間の間隙を、フ

ィールド絶縁膜の厚みより小さい微細寸法としたため、 主電極領域に対するオーミック電極の占有面積を小さく 出来、半導体装置の集積密度を向上出来る。特に、微細 な構造のオーミック電極を多数配列することにより、電 力用半導体装置の低いオン抵抗と高速なスイッチングを 同時に達成出来る。

【0074】請求項17記載の発明によれば、半導体装 置の主電極領域に対するオーミック電極を形成するため のコンタクトホールを形成する際に、フィールド絶縁膜 に対するオーバーエッチングのエッチング時間の制御に より、窓部近傍のマスク材の下部に形成されるアンダー カット部の深さが制御出来るので、寸法制御が容易であ る。また、このアンダーカット部の深さにより、オーミ ック電極を形成するための第1の導体膜の素片とフィー ルド絶縁膜との一定の間隙を自己整合的に決定出来るの で、オーミック電極とフィールド絶縁膜との一定の間隙 を制御するためのフォトリソグラフィ工程は不要であ る。このため、オーミック電極となる第1の導体膜の素 片とフィールド絶縁膜の開口部側壁との間隔を十分に小 【0071】請求項14記載の発明によれば、仮に、高20さく出来、占有面積の小さく、微細寸法を有したオーミ ック電極を配置出来る。更に、フォトリソグラフィ工程 が省略出来るため、半導体装置の主電極領域に対するオ ーミック電極形成に係わる工程数が減少し、半導体装置 の製造歩留まりが高くなる。更に、請求項17記載の発 明は、標準的なSi半導体デバイス製造方法が適用可能 なので、容易且つ信頼性が高い。更に、第1の導体膜の 素片が、フィールド絶縁膜と反応することが防止出来る ので、第1の導体膜の素片を構成する金属材料との接触 面にあるフィールド絶縁膜が高温熱処理で還元 (浸食) されることがなく、フィールド絶縁膜の絶縁性が維持出 来る。また、オーミック電極を構成する金属材料がフィ ールド絶縁膜に接していないので、第1の導体膜の素片 から生成されたオーミック電極とフィールド絶縁膜の接 着力が弱いという問題は、本来的に存在しない。このた め、プロセス終了後にオーミック電極が剥落することは なく、製造歩留まりが高くなる。更に、オーミック電極 の加熱反応層を生成する工程において、オーミック電極 の底部外縁部における金属-SiC-SiO2の3元系 の共存する状態が存在しないので、3元系の反応による 40 寄生のショットキー接合の生成も回避出来、低いコンタ クト抵抗が達成出来る。また、寄生のショットキー接合 の生成に伴う主電極領域の水平方向の電流の流れの阻害 もない良好な特性の半導体装置が簡単に製造出来る。ま た、請求項17記載態に係るオーミック電極構造体の製 造方法は、いわゆる「リフトオフ法」を用いてパターニ ングしているので、どのような種類の第1の導体膜でも パターニング出来る特徴を有する。

> 【0075】請求項18記載の発明によれば、SiC基 板表面にフィールド絶縁膜を形成する工程は、SiC表 面を薄く熱酸化させた後、熱酸化膜の上部に、熱酸化以

外の方法で厚い絶縁膜を堆積することによって達成して いるので、SiCの表面モホロジーを、過度な熱酸化に より荒らすことない。また、熱酸化以外の方法は、CV D法やスパッタリング法等の周知の物理的或いは化学的 手段が採用可能であるが、これらの、熱酸化以外の方法 に固有な自然酸化膜やハイドロ・カーボンのSiC界面 (表面)への生成を、熱酸化により効果的に除去、若し くは抑制出来る。つまり、加熱反応層の形成の障害とな るSiC表面の自然酸化膜とハイドロカーボンを除去す ることが可能であるので、10<sup>-1</sup>Qcm<sup>2</sup>台程度の低い コンタクト抵抗のオーミック電極を有した半導体装置が 簡単に実現出来る。

【0076】請求項19記載の発明によれば、界面準位 の少ない熱酸化膜の上部に、ゲート電極を形成している ので、ゲート閾値制御が容易で、高速・高耐圧の半導体 装置を簡単に製造可能である。

【0077】請求項20記載の発明によれば、オーミッ ク電極の加熱反応層を形成する前の第1の導体膜の素片 の厚みが制御されているので、仮に第1の導体膜の素片 が完全に加熱反応層に転化したとしても、主電極領域が 20 消失したり、加熱反応層が主電極領域を突き抜けること が確実に防止出来る。従って、主電極領域の消失に伴う コンタクト抵抗の急増や、主電極領域の突き抜けに伴う リーク電流の増大を有効に防止出来る。更に、オーミッ ク電極の加熱反応層形成のためのSiC基板の熱処理工 程のプロセス・マージンが十分に取れ、十分な熱処理が 可能で、非常に低いコンタクト抵抗のオーミック電極を 有した半導体装置が実現出来る。

### [0078]

【発明の実施の形態】次に、図面を参照して、本発明の 第1乃至第3の実施の形態を説明する。以下の図面の記 載において、同一又は類似の部分には同一又は類似の符 号を付している。但し、図面は模式的なものであり、厚 みと平面寸法との関係、各層の厚みの比率等は現実のも のとは異なることに留意すべきである。従って、具体的 な厚みや寸法は以下の説明を参酌して判断すべきもので ある。また図面相互間においても互いの寸法の関係や比 率が異なる部分が含まれていることは勿論である。

【0079】(第1の実施形態)図1に示すように、本 発明の第1の実施の形態に係るオーミック電極構造体 は、SiC基板1、SiC基板1の表面に選択的に形成 されたn型SiC領域32、SiC基板1の上に載置さ れたフィールド絶縁膜5、フィールド絶縁膜5中にn型 SiC領域32の表面を露出するように開口された開口 部(コンタクト・ウィンドウ)の内部において、フィー ルド絶縁膜5から一定の間隙(側壁ギャップ)77を隔 てて配置された電極膜7、フィールド絶縁膜5の開口部 の内部において、フィールド絶縁膜5から側壁ギャップ 77を隔て、且つ電極膜7とn型SiC領域32の間に 配置された加熱反応層8、フィールド絶縁膜5の開口部 50 , N. 膜等の絶縁膜の意である。また、「熱酸化膜3とは

の内部において、電極膜7の表面に接し、且つフィール ド絶縁膜5の上部にまで伸延された配線導体素片9とか ら構成されている。電極膜7とn型SiC領域32との 間に埋設されている加熱反応層8は、n型SiC領域3 2と電極膜7の母材である第1の導体膜との加熱反応に よって形成された層である。側壁ギャップ77を構成し ている一定の間隙は、フィールド絶縁膜5の厚みより小 さい値に制御されている。

【0080】n型SiC領域32は、高い表面電子密度 を有する。例えば、n型SiC領域32の表面電子密度 は少なくとも1×10<sup>18</sup>/cm<sup>3</sup>~2×10<sup>21</sup>/cm <sup>3</sup>、好ましくは1×10<sup>1</sup> <sup>9</sup> /cm<sup>3</sup> ~8×10<sup>2</sup> <sup>9</sup>/c m³である。SiC基板1の導電型は本オーミック電極 構造体を利用する半導体装置によって異なる。例えば、 MOSFETならp型、MESFETやショットキーバ リヤダイオードならn型等のように設計仕様に応じて選 べばよい。

【0081】電極膜7の母材である第1の導体膜はNi のほかチタン(Ti)、クロム(Cr)、タンタル(T a)、タングステン(W)、モリプデン(Mo)などの 1、又は1以上の金属から選ばれた、金属膜、合金膜、 化合物膜、或いはこれらの複合膜や積層膜から構成され ている。この電極膜7の厚みはn型SiC領域32の拡 散深さの概ね1/2未満の値であることが望ましい。 【0082】電極膜7には、他の部位のオーミック電極 と結線するための第2の導体膜からなる配線導体素片9 が接続されている。配線導体素片9は、フィールド絶縁 膜5の開口部を被覆するように配置される。配線導体素 片 9 は図 1 に示すオーミック・コンタクトを他の部位と 30 結線する配線部材であり、半導体装置の主電極配線とし て機能する。パワーデバイスにおいては、複数のユニッ トセルを多数SiC基板1の上に、蜂の巣状や、マトリ クス状等にして配置し電流容量を確保している。また、 オン電圧を低くするための設計仕様により、各主電極領 域を細分化し、SiC基板1の上に高密度に配列する場 合もある。従って、このような場合は、複数に分割され たユニットセルの各主電極領域を統合する配線として配 線導体素片9が機能する。この配線導体素片9には、周 知のアルミニウム(A1)、アルミニウム・シリコン (A1-Si) 共晶、アルミニウム・銅・シリコン (A l-Cu-Si)共晶、銅(Cu)、チタン・タングス テン (Ti-W) 合金などが用いられる。

【0083】フィールド絶縁膜5は、SiC基板1の熱 酸化膜3と、この熱酸化膜3とは組成若しくは密度の異 なる絶縁膜からなる上部絶縁膜4との積層絶縁膜から構 成されている。第1の実施の形態に係るオーミック電極 構造体において、「熱酸化膜3とは組成の異なる絶縁 膜」とは、PSG(りん珪酸ガラス)膜、BSG(硼珪 酸ガラス)、BPSG(硼りん珪酸ガラス)或いはSi

22

密度の異なる絶縁膜」とは、熱酸化膜以外の方法で堆積したSi〇、膜等の絶縁膜の意である。例えば、CVD法、スパッタリング法、真空蒸着法等の、化学的若しくは物理的堆積方法によるSi〇、膜が該当する。図1に示すSiCの熱酸化膜3は、Si熱酸化膜よりは劣るが、Si熱酸化膜に近いSi〇、膜である。熱酸化膜とその他の方法で堆積したSi〇、膜とでは密度が違うので断面を高分解能SEM観察すると境界が見える。

【0084】そして、Si熱酸化膜に近いSiCの熱酸化膜3の絶縁破壊電界強度は、厚さ10nmで14MV 10/cm程度である。一方、熱酸化以外の方法で形成したSiO,膜の絶縁破壊電界強度は、この値よりも小さい。例えば、CVDで堆積したSiO,膜の絶縁破壊電界強度は、同じ厚さ10nmで6MV/cm程度であるので、絶縁破壊電界強度を測定すれば、明瞭にSiCの熱酸化膜3と上部絶縁膜4とは識別可能である。

【0085】また、SiCの熱酸化膜3は、Si熱酸化膜に近いSiOz膜であるので、BHF溶液に対するエッチング速度は100nm/分程度である。これに比し、CVDで堆積したSiOz膜に対するエッチング速度は1.5倍から3倍位高い。従って、BHF溶液に対するエッチング速度を測定すれば、明瞭にSiCの熱酸化膜3と上部絶縁膜4とは識別可能である。

【0086】ミクロには、CVDで堆積したSiOz膜中には、SiCの熱酸化膜3より水素やカーボン結合が多く、Si-O-Si結合距離がSiCの熱酸化膜3より長いので、赤外線吸収スペクトルやラマン分光によっても、明瞭にSiCの熱酸化膜3と上部絶縁膜4とは識別可能である。

【0087】図1に示すようなSiCの熱酸化膜以外の種々のSiO,膜等の上部絶縁膜4を、SiCの熱酸化膜3の上部に形成した積層構造を採用すれば、半導体装置の仕様として要求される界面準位、耐圧や表面の安定性を確保しつつ、SiCの表面モホロジーを良好に維持出来る。

【0088】熱酸化膜3の厚さは2~50nmであることが望ましい。特に、5~20nmの範囲の熱酸化膜3の厚さが望ましい。熱酸化膜3の厚さが、5nmより薄い場合は表面研磨やイオン注入法で生じたSiC基板1表面の損傷領域を除去する効果ならびに表面の異物を除去する効果が乏しくなる。一方、熱酸化膜3の厚さが、50nmより厚い場合は過度な熱酸化によりSiC基板1表面が次第に荒れ、表面モホロジーが低下するという問題がある。このため、コンタクト抵抗 $\rho$ cの低減には上記範囲の熱酸化膜3の厚さが有益な効果をもたらす。【0089】熱酸化膜3の厚さと上部絶縁膜4の厚さとを合計したフィールド絶縁膜5の総厚は、100nm~3 $\mu$ mであることが望ましい。特に、300nm以上であることが望ましい。また、高耐圧の電力用半導体装置であれば、800nm以上にすれば良い。但し、フィー

ルド絶縁膜5があまり厚くなると、クラック等が発生するので、3μm以上は好ましくない。また、電極膜7及び加熱反応層8の周縁部と開口部側壁との間の間隙(側壁ギャップ)77は、フィールド絶縁膜5の厚み程度に制御できるので、微細寸法化には、フィールド絶縁膜5があまり厚いのは好ましくない。即ち、微細寸法化を考慮した場合には、1.5μm程度が、フィールド絶縁膜5の厚さの実用的な上限である。

【0090】図1に示すように、第1の実施の形態に係 るオーミック電極構造体によれば、電極膜7及び加熱反 応層8が共に、フィールド絶縁膜5の開口部の内部にお いて、フィールド絶縁膜5から一定の間隙(側壁ギャッ プ) 77を隔て配置されているので、電極膜7及び加熱 反応層8を構成する金属材料が、フィールド絶縁膜5と 反応することが防止出来る。従って、金属材料との接触 面にあるフィールド絶縁膜5が高温熱処理で還元(浸 食) されることがないので、フィールド絶縁膜5の絶縁 性が維持出来る。また、電極膜7を構成する金属材料が フィールド絶縁膜5に接していないので、電極膜7とフ ィールド絶縁膜5の接着力が弱いという問題は、本来的 に存在しない。とのため、製造プロセス終了後に電極膜 7が剥落することはなく、製造歩留まりが高くなる。更 に、加熱反応層8の底部外縁部における金属-SiC-SiO<sub>2</sub>の3元系共存反応による寄生のショットキー接 合の生成も回避出来るので、低いコンタクト抵抗が達成 出来る。また、寄生のショットキー接合の生成に伴うn 型SiC領域32の水平方向の電流の流れの阻害もな

【0091】更に、第1の実施の形態に係るオーミック 電極構造体によれば、電極膜7及び加熱反応層8の周縁 部と開口部側壁との間の間隙(側壁ギャップ)77を、 フィールド絶縁膜5の厚みより小さい微細寸法に出来る ので、オーミック電極構造体の占有面積を小さく出来 る。

【0092】次に、図2~図4に示す工程断面図(その1~その3)を参照しながら本発明の第1の実施の形態に係るオーミック電極構造体の製造工程を説明する。【0093】(イ)先ず、厚さ約1.5μmのSiOz膜33を、CVD法で4H-SiC基板1の表面全面に40堆積し、その上にフォトレジスト34をスピンコートする。そして、図2(a)に示すように、n型SiC領域形成予定領域の上に堆積したSiOz膜33を周知のフォトリソグラフィ法とウェット・エッチング技術で選択的に除去し、イオン注入マスク膜33を形成する。【0094】(ロ)そして、図2(b)に示すように、イオン注入マスク膜33の上に、再びCVD法で薄いSiOz膜からなるイオン注入スルー膜35を全面に堆積する。イオン注入スルー膜35は、後述のイオン注入時の射影飛程(深さ)R。を調節するための膜である。後

50 述の<sup>31</sup> P<sup>+</sup> (りんイオン)の注入条件では、イオン注入

24

スルー膜35の厚みは20~25nmである。イオン注入スルー膜35を堆積した後、SiC基板1全面に<sup>11</sup>P<sup>+</sup>, <sup>11</sup>N<sup>+</sup> (窒素イオン)や<sup>11</sup>As<sup>+</sup> (ヒ素イオン)などのn型不純物イオンを、少なくともSiC基板1の表面の不純物密度が1×10<sup>11</sup>/cm<sup>3</sup>以上になり、且つ、SiC基板1の結晶性を損なわないようにイオン注入する。このn型不純物イオンの注入は、500℃に加熱したSiC基板1に、ドーズ量Φ/加速エネルギーEAcを変えながら多段に注入することが好ましい。例えば、<sup>11</sup>P<sup>+</sup>を、SiC基板1に多段イオン注入する場合のドーズ量Φ/加速エネルギーEAc条件は、以下の通りである:

第1イオン注入Φ=5×10<sup>1</sup> cm<sup>-2</sup>/E<sub>Ac</sub> = 40 KeV;

第2イオン注入Φ=5×10<sup>1</sup> cm<sup>-2</sup>/E<sub>Ac</sub>=70 KeV;

第3 イオン注入Φ=1×10<sup>1 5</sup> cm<sup>-2</sup>/E<sub>A c</sub> = 10 0 K e V ;

第4 イオン注入Φ=1×10<sup>15</sup> cm<sup>-2</sup>/E<sub>Ac</sub> = 15 0 K e V ;

第5 イオン注入Φ=2×10<sup>1 5</sup> cm<sup>-2</sup>/E<sub>A c</sub> = 20 0 K e V ;

第6イオン注入Φ=2×10<sup>15</sup> cm<sup>-2</sup>/E<sub>λc</sub>=25 0KeV。

【0095】(ハ)6段の多段イオン注入が終了したと ころで、イオン注入マスク膜33とイオン注入スルー膜 35をフッ酸(HF)で全面除去する。そして、常圧A 「雰囲気で1700℃1分の急速加熱処理を行うと、イ オン注入された\*\*P\*が活性化されて、図2(c)に示 すように、高不純物密度を有するn型SiC領域32が 30 選択的に形成される。上記イオン注入条件と活性化熱処 理条件で生成されるn型SiC領域32の拡散深さはお よそ350nmである。

【0096】(ニ) そして、シリコン(Si) プロセスで周知のRCA洗浄法等の所定の洗浄法を用いて、SiC基板1を十分清浄化する。RCA洗浄法は、H<sub>2</sub>O<sub>2</sub>+NH<sub>4</sub>OH混合液(SC-1)とH<sub>2</sub>O<sub>2</sub>+HCI混合液(SC-2)による浸漬処理を組み合わせ行う伝統的な半導体SiC基板1の洗浄法である。そして、図3

(d) に示すように、十分清浄化されたSiC基板1の表面を、1000℃から1150℃において乾燥酸素雰囲気で熱酸化し、表面に厚さ5~40nm熱酸化膜3を成長する。なお、乾燥酸素雰囲気の代わりに、水蒸気を用いてもかまわない。乾燥酸素中、熱処理温度1150℃で3時間熱酸化すれば、35~40nmの熱酸化膜3が得られる。水蒸気を用いたウェット雰囲気中、1150℃で2時間熱酸化すれば、30~35nmの熱酸化膜3が得られる。水蒸気を用いたウェット雰囲気の熱酸化の場合は、その後アルゴン(Ar)中で1150℃、30分程度アニールすることが好ましい。熱酸化膜3を2

0 n m以下にするためには、酸化温度を下げる若しくは、酸化時間を短縮すれば良い。

【0097】(ホ)次に、図3(e)に示すように、熱

酸化膜3の上に、常圧CVD法で400nmのPSGか らなる上部絶縁膜4を堆積し、2層構造からなるフィー ルド絶縁膜5を形成する。熱酸化膜3の厚さと上部絶縁 膜4の厚さとを合計したフィールド絶縁膜5の総厚を、 100nm~600nm程度にすることが望ましい。 【0098】(へ)次に、フィールド酸絶縁膜5の表面 10 に、本発明の「マスク材」として、厚さ1~2μmのフ ォトレジスト22をスピンナーを用いて塗布する。そし て、所定のフォトマスク(レティクル)を用い、マスク 材(フォトレジスト)22を選択的に露光し、現像する ことによって開口部6に対応する部分のフォトレジスト 22を除去し窓部を形成する。続いて、このフォトレジ スト22のマスクパターンをエッチングマスクとして用 い、SiC基板1をBHF溶液に浸漬しウェット・エッ チングすることで、図3(f)に示すように、フィール ド絶縁膜5に開口部6を形成する。微細な開口部6を形 20 成する時は、ガスプラズマを用いたドライ・エッチング が好ましい。例えば、CHF,やC2F。などをエッチ ャントとした反応性イオンエッチング(RIE)法や電 子サイクロトロン共鳴イオンエッチング (ECRイオン エッチング) 等の種々のドライ・エッチングを使用する ことが出来る。この場合、最初にドライ・エッチングを 行い、フィールド絶縁膜5を数10nm残したところ で、ウェット・エッチングに切り換えるようにする。開 □部6をドライ・エッチングで、最後まで貫通させる

1 ) Si C基板1の表面が過剰なブラズマエネルギに よるプラズマ損傷で荒れる、

2) エッチング反応で生成した反応生成物であるハイドロ・カーボンがSiC基板1の表面に再付着し、表面を 汚染する

という弊害が起こり、後述の加熱反応層の均一生成に大 きな障害になる。更に、コンタクト抵抗 p c を劇的に増 加させる結果となるので好ましくない。ウェットエッチ ング単独で開口する場合でも、ドライエッチングとウェ ットエッチングの組み合わせで開口する場合でも、両者 40 に共通し、本発明の根幹に係わる極めて重要な形成上の ポイントはウェット・エッチング又はドライ・エッチン グをやや過剰に行い(オーバーエッチングを行い)、フ ィールド絶縁膜5の開口部6がフォトレジストの開口部 より大きくなり、アンダーカット部が生じるようにする ということである。例えば、エッチングモニタ部の目視 により(色の変化により)、n型SiC領域32の表面 の露出が確認された後、更に所定の時間オーバーエッチ ングを追加すればよい。オーバーエッチング量の制御 は、エッチング液の組成、液温を厳密に制御し、エッチ 50 ング時間をコントロールすればよい。このようなコント

ロールを行うことにより、アンダーカット部の深さは、 フィールド絶縁膜5の厚み(100nm~600nm) 程度であれば、容易に制御可能である。或いは、所望の エッチング厚のエッチングモニタを別途用意し、このエ ッチングモニタのジャスト・エッチを確認してエッチン グを終了するようにすれば、100 n m以下の制御も可 能である。エッチング液に界面活性剤等を加えても良 い。更に、精密なアンダーカット部の深さを制御するた めには、気相反応を利用したエッチング(ガスエッチン グ)を用いても良い。第1の実施形態では、本発明の 「マスク材」としてフォトレジスト22を用いている が、このオーバーエッチング時に、エッチングされない 材料であれば、フォトレジスト22以外の材料を本発明 の「マスク材」として採用可能である。即ち、本発明の 「マスク材」は、フィールド絶縁膜5とはエッチング速 度の異なる材料で構成されているれば良い。なお、図3 (f)には、熱酸化膜3と上部絶縁膜4のエッチング速 度の差による側壁部の段差を誇張して示しているが、ア ンダーカット部の深さが薄い限り、現実にはエッチング 深さの差は顕著ではない。

【0099】(ト) その後、エッチングマスクとしての フォトレジスト22を残存した状態で、BHF溶液を超 純水で完全に濯ぎ落とした(リンスした)後、乾燥す る。そして、レジストマスク22が被着した状態のSi C基板1を、真空蒸着装置のチャンバー中に速やかに据 え付け、直ちに真空排気する。コンタクト・ウィンドウ 開口エッチングから真空排気までの大気中放置時間は、 コンタクト抵抗ρ c の大小をする極めて重要な因子であ る。大気中放置時間が長いと、開口部のSiC基板1の 表面に自然酸化膜が生成されたり、望まぬ異物が付着す る。このため、後述の加熱反応層の均一生成に大きな障 害となり、ひいてはコンタクト抵抗 p c を劇的に増加さ せるので、5分以内の短時間で行う。そして、真空蒸着 装置のチャンバーをターボ分子ポンプ、クライオポンプ 等で、1.3×10-6 Pa未満の圧力まで真空排気 し、図4(g)に示すように、SiC基板1の表面に第 1の導体膜としての第1の導体膜17を蒸着する。第1 の導体膜17としては、例えば、Ni膜を電子ビーム (EB) 蒸着すれば良い。図4(g) に示すように、開 口部の側壁に第1の導体膜(Ni系電極膜)17が付着 しないようにするためには、オリフィス等を用いて、蒸 着ビームの指向性を向上させて行えば良い。この時、上 述のように、フィールド絶縁膜5の開口部6はフォトレ ジスト・マスクの開口部より大きくなるように形成され ているため、開口部底部に蒸着される第1の導体膜の素 片(以下において「第1の導体素片27」という。)は との若干小さいフォトレジスト・マスクの開口部の形状 に正確に転写される。とうして、第1の導体素片27の 周縁部とフィールド絶縁膜5の開口部側壁との間には、 距離が一定で、且つ微細寸法の蒸着制限領域が形成され 50 は、熱処理により、ニッケルシリサイド(NiS

る。この微細な蒸着制限領域は、上述したアンダーカッ ト部の深さで決定されるので、開口エッチングのオーバ ーエッチング時間で精密にコントロール出来る。第1の 導体膜17の厚みはその下部にあるn型SiC領域32 の拡散深さの1/2より薄く設定する。

【0100】(チ)第1の導体膜(Ni膜)17の真空 蒸着後、SiC基板1を真空蒸着装置のチャンバーから 取り出す。続いて、リフトオフ法を用いて、図4(h) に示すように、開口部の内部のみに第1の導体素片27 10 が選択的に埋設された基板構造を得る。即ち、SiC基 板1をアセトンなどの有機溶剤或いは専用のフォトレジ スト剥離液に浸漬させ、SiC基板1表面に残されてい るフォトレジスト22を完全に除去すると、フォトレジ スト22の上に被着した第1の導体膜(Ni膜)17も フォトレジスト22と共に除かれるので、図4(h)に 示すように、開口部の内部のみに第1の導体素片27が 選択的に残存する。との結果、第1の導体素片27の周 縁部とフィールド絶縁膜5の開口部側壁との間には、蒸 着制限領域に対応した微細寸法の側壁ギャップ77が自 20 己整合的に形成される。

【0101】(リ) しかる後、SiC基板1を700℃ ~1050℃の非酸化性雰囲気で短時間(数分程度)の 熱処理を施すと、図4 (i) に示すように、第1の導体 素片27とSiC基板1が相互に反応して、両者の界面 領域に加熱反応層8が生成され、加熱反応層とn型Si C領域32との間で優れたオーミック特性が実現され る。数分程度の短時間の熱処理を行うためには、赤外線 (IR) ランブ加熱を用いれば良い。 ここで「非酸化性 雰囲気」とは酸素(O<sub>2</sub>)や水(H<sub>2</sub>O)等の酸素を含む 化合物の気体を含まない雰囲気のことである。具体的に は、超高純度アルゴン(Ar)や超高純度窒素(N<sub>2</sub>) などの超高純度不活性ガス雰囲気、或いは、高真空等 が、「非酸化性雰囲気」として好適である。これら熱処 理雰囲気に酸素が僅かでも含まれると、熱処理で表面に 金属の酸化物(=絶縁物)が生じたり、加熱反応層の形 成が阻害されたりするので、酸素及び水の分圧の制御に 関しては、厳重なる管理が必要である。具体的には、熱 処理雰囲気に含まれる酸素及び水の分圧は少なくとも、 1×10-8 Pa~1×10-1 8 Pa程度、望ましく は、1. ×10<sup>-5</sup> Pa~1×10<sup>-1 0</sup> Pa程度である ととが望ましい。超高純度不活性ガス雰囲気中で熱処理 する場合は、ガス配管のベーキングやリークの点検の他 に、脱酸素装置やガス純化装置の採用等の厳重なる管理 が必要である。また、高真空中で熱処理する場合は、厳 密には1×10-8 Pa程度の真空中でも金属の表面が 酸化するので、クライオパネル等を併用して、酸素及び 水の分圧を1×10-8 Pa~1×10-1 0 Pa程度に 制御して、超高真空下で熱処理をすることが好ましい。 例えば、第1の導体膜17としてNi膜を用いた場合

i 1-x, N i S i 2) とカーボン (C) 等からなる加熱反 応層8が、第1の導体素片27の底部(下部)に生成さ れる。加熱反応層8にならなかった上部の未反応の第1 の導体素片27は電極膜7になる。現実には、電極膜7 は、未反応のNiにニッケルシリサイド(Ni,Si) が拡散した状態になる。第1の導体膜を蒸着する工程で 第1の導体膜の厚みをその下部にある n型SiC領域3 2の厚みの1/2より薄く設定したのは、第1の導体素 片27が加熱処理で完全に加熱反応層8に転化した場合 であっても、n型SiC領域32が下部に残されるよう 保証するためである。高不純物密度n型SiC領域32 が完全に消失すると、コンタクト抵抗が急増する深刻な 事態となる。第1の導体膜の厚みの条件はこの事態を回 避するために規定されている。

【0102】(ヌ)加熱反応層8の形成後に、図1に示 すように、SiC基板1全面にA1等の第2の導体膜を 蒸着する。そして、フォトリソグラフィ法とRIE等の エッチング技術でパターニングして、図1に示すような 配線導体素片9を形成すれば、第1の実施の形態に係る の際のエッチャント(=エッチング液或いはエッチング ガス)がNi系電極膜7を侵す時は、第2の導体障は必 ずNi系電極膜7を覆うように配設する構成とすれば良

【0103】なお、熱反応層9を形成する工程で第1の 導体膜からなる電極膜7の表面に意図せず第1の導体膜 の酸化物が形成されたり、例えば、ハイドロ・カーボン 等の高抵抗性の汚染物が付着する場合には、第2の導体 膜を成膜する前に、とれら、異物を除去する工程が付加 される。この目的に適合した基板処理として、ドライ処 30 理ならArイオンによるスパッタエッチが有効である。 或いは、酸素プラズマへの暴露によるハイドロ・カーボ ンの除去工程の後に、燐酸(H,PO,):硝酸(HNO ,):酢酸(CH,COOH)混合溶液への浸漬により、 第1の導体膜等の酸化膜除去し、純水リンスし、乾燥す るという一連のウェット処理工程を用いることが出来 る。

【0104】第1の実施の形態に係るオーミック電極構 造体の製造方法によれば、フィールド絶縁膜5に対する 部近傍のマスク材の下部に形成されるアンダーカット部 の深さが制御出来るので、寸法制御が容易である。ま た、このアンダーカット部の深さにより、第1の導体素 片27とフィールド絶縁膜5との一定の間隙 (側壁ギャ ップ)77を自己整合的に決定出来る。つまり、第1の 導体素片27の電極バターンがフィールド絶縁膜5に設 けられた開口バターンの側壁の位置に対して、自己整合 的に形成出来るという利点がある。言いかえると、フォ トリソグラフィ工程で第1の導体素片27パターニング するのではないので、フィールド絶縁膜5の端部に対し 50

て、極限の精度で、第1の導体素片27の端部の位置を 合わせられる利点がある。「極限の精度」とは、オーバ ーエッチングの方法を選べば、ナノメータ・レベル、更 には分子層単位の精度でアンダーカットの深さが制御可 能と言う意味である。例えば、超髙真空に排気可能な真 空チャンバー中で、表面反応を利用した気相エッチング 等の採用をすれば、分子層単位のエッチングが可能であ る。従って、電極膜7となる第1の導体素片27とフィ ールド絶縁膜5の開口部側壁との間隔を十分に小さく出 来、占有面積の小さく、微細寸法を有したオーミック電 極構造体を製造出来る。

【0105】第1の実施の形態に係るオーミック電極構 造体の製造方法によれば、第1の導体素片27とフィー ルド絶縁膜5との一定の間隙(側壁ギャップ)77を制 御するためのフォトリソグラフィ工程は不要である。つ まり、フィールド絶縁膜5の開口部6形成工程から第1 の導体素片27の形成に至る一連の工程において、フォ トリソグラフィが 1 回で済み、プロセスが簡素化される 利点がある。工程数が減少すれば、製造歩留まりが高く オーミック電極構造体が完成する。なお、パターニング 20 なり、従来例に対し製造原価の低減として有効に作用す る。更に、標準的なSi半導体デバイス製造方法が適用 可能なので、容易且つ信頼性が高いオーミック電極構造 体の製造方法が提供出来る。

> 【0106】また、第1の実施の形態に係るオーミック 電極構造体の製造方法によれば、どのような種類、構造 の第1の導体膜17でもバターニングすることが可能で ある。この利点が特に活かされるのは、

- a) 第1の導体膜17に実用的なエッチング速度のエッ チャントが存在しないとき、
- b)酸素や水分、或いは、エッチャントに第1の導体膜 17が著しく反応するとき。
- c) 第1の導体膜17が多層構造になっていてエッチン グが煩雑になるとき、である。

【0107】更に、第1の実施の形態に係るオーミック 電極構造体の製造方法によれば、第1の導体素片27 が、フィールド絶縁膜5と反応することが防止出来るの で、第1の導体素片27を構成する金属材料との接触面 にあるフィールド絶縁膜5が高温熱処理で還元 (浸食) されることがなく、フィールド絶縁膜5の絶縁性が維持 オーバーエッチングのエッチング時間の制御により、窓 40 出来る。また、第1の導体素片27を構成する金属材料 がフィールド絶縁膜5に接していないので、第1の導体 素片27から生成された電極膜7とフィールド絶縁膜5 の接着力が弱いという問題は、本来的に存在しない。と のため、プロセス終了後に電極膜7が剥落することはな く、製造歩留まりが高くなる。更に、加熱反応層8を生 成する工程において、第1の導体素片27の底部外縁部 における金属-SiC-SiO2の3元系の共存する状 態が存在しないので、3元系の反応による寄生のショッ トキー接合の生成も回避出来、低いコンタクト抵抗が達 成出来る。また、寄生のショットキー接合の生成に伴う

n型SiC領域32の水平方向の電流の流れの阻害もな 64

【0108】 このような構成で作製した n型SiC領域 32に対するオーミック電極構造体が実用的コンタクト 抵抗を示すか確かめるために、コンタクト抵抗の評価に しばしば用いられる線型伝送線路モデル(リニアTL M) 評価法のコンタクト群を作製した。このリニアTL M評価法においては、SiO,膜からなる素子分離領域 に囲まれた長方形のn型SiC領域の内部に、電極バタ ーン (コンタクト・バターン) を横一列に並べたコンタ 10 クト群を用いる。n型SiC領域の短辺の長さは、20 8μmである。即ち、長方形のn型SiC領域の長辺方 向に沿って、この長方形とは長辺方向が直交する小さな 長方形からなる複数の電極パターンを1次元配列したコ ンタクト群のパターンを用意する。この小さな長方形の 長辺の長さ(オーミック・コンタクト幅)は200µm で、短辺の長さは、100μmである。 ここで、コンタ クト群のパターンは、小さな長方形パターンからなるコ ンタクト (金属・半導体接合) の相互の間隔 (コンタク ト間隔)を順に変化させながら、n型SiC領域の長辺 20 方向に沿って横一列に配列される。即ち、コンタクト間 隔しはし=6, 10, 15, 20, 25, 30μmと順 に変化させる。リニアTLM評価法とは、このコンタク ト群における隣接する2つのコンタクト間の電流-電圧 特性から抵抗を求め、抵抗をコンタクト間隔の関数とし て整理し、これを直線近似して数式処理を行い、最終的 に精密なコンタクト抵抗ρcを求める方法である。

【0109】評価した試料の主な構成は次の通りであ る。使用したSiC基板1は高抵抗のp型ホモエピタキ シャル膜を有する(0001)面の4H-SiC基板で ある。このホモエピタキシャル4H-SiC基板の表面 は、Si面である。このホモエピタキシャル4H-Si C基板に、髙不純物密度のn型SiC領域32が、上述 した方法で、イオン注入され、活性化熱処理され形成さ れたものである。n型SiC領域3の拡散深さは350 nmで、不純物密度は2. 7×10° cm³ である。 熱処理前の第1の導体膜17は150nm厚のNiで、 フィールド絶縁膜5の熱酸化膜3は1100℃ドライ酸 化膜(10nm厚)、上部絶縁膜4は常圧CVDで成膜 したSiO2膜(400nm厚)である。加熱反応層8 の熱処理温度は1000℃、熱処理時間は5分、熱処理 雰囲気は高純度Aェ雰囲気である。第2の導体膜からな る配線導体素片9は厚さ1μmのA1膜素片である。

【0110】図5はコンタクト間隔をパラメータにし て、隣接する電極間の電流-電圧特性を示している。原 点を通る直線が得られていることから、TLMを構成す るすべての電極でオーミック・コンタクトが得られてい ることが分かる。図5の直線の傾きから求めたオーミッ ク・コンタクト電極間の抵抗と距離の関係をプロットす

直線上にプロットされている。との直線近似から、コン タクト抵抗ρc=8. 6×10<sup>-7</sup> Qcm<sup>2</sup> と非常に優 れた値が得られる。図5には、比較のため、加熱反応層 8を、熱処理温度は900℃とし、他の条件を熱処理温 度1000℃の場合と同じにした結果も示すが、コンタ クト抵抗ρc=4. 0×10-6 Qcm2 であり、加熱 反応層8の生成が、熱処理温度1000℃の場合に比 し、少し不十分であると考えられる。

【0111】なお、4H-SiC基板1ではなく、禁制 帯幅が相対的に狭く、電子親和力の小さな6H-SiC 基板1(Si面)を用いて同様の評価を行った場合には  $\rho$  c = 4. 3×10<sup>-7</sup> Q c m<sup>2</sup> の更に小さなコンタク ト抵抗が実現される。

【0112】他の条件を同じにして、第1の導体膜とし て、Niの替わりに厚み100nmのチタン(Ti)を 用いた場合には $\rho c = 1$ .  $2 \times 10^{-6} \Omega c m^2$  のコン タクト抵抗が得られる。第1の導体膜として、厚み15 0 n mのタングステン(W)を用いた場合には5.5× 10<sup>-6</sup> Ωcm<sup>2</sup> のコンタクト抵抗が得られる。

【0113】図7は、ノマルスキー干渉顕微鏡によるフ ィールド絶縁膜5中に開口されたコンタクト・ウィンド ウ内に埋め込まれた電極膜7の表面モホロジーをスケッ チした模式図である。電極膜7の平面寸法は、20μm ×20 μmであり、フィールド絶縁膜5の開口部側壁と 電極膜7との間には、自己整合的に形成された微細寸法 の側壁ギャップ77が観察出来る。図7(a)は、熱処 理なしの場合の、Ni膜からなる電極膜7の表面の模式 図であり、良好な表面モホロジーが観察出来る。一方、 図7(b)及び図7(c)は、それぞれ、900℃及び 1000℃で熱処理した場合の、電極膜7の表面をスケ ッチした模式図であり、若干の表面状態の変化が認めら れるものの良好な表面モホロジーであると判断出来る。 【0114】図8は、1000℃で熱処理した本発明の 第1の実施形態に係るオーミック電極構造体の断面TE M像をスケッチした模式図である。TEM観察は、[1] 120]方向に、300KeVの加速電圧の電子線を照 射して行った。熱処理前のNi/SiC界面が熱処理後 に、約170nm程度SiC基板方向に移動している。 加熱反応層8とn型SiC領域32との界面には、界面 の平坦性に優れた良好な表面モホロジーが観察出来る。 【0115】図9は、'He+ を加速電圧3Me Vで入 射角0°照射した場合の散乱角157°におけるラザフ ォード後方散乱分析により求めた第1の実施形態に係る オーミック電極構造体の厚み方向の組成の変化を示す図 である。最上層には、配線導体素片9としてのA 1 膜が 観察出来る。配線導体素片9の下部には、厚さ約100 nmの電極膜7が認められる。電極膜7は、Ni、ニッ ケルシリサイド (Ni<sub>2</sub>Si) 及びカーボン (C) の固 溶体であると推定される。電極膜7の下には、厚さ約3 ると図6のようになる。データはバラツキが少なく、1 50 00nmの加熱反応層8が認められる。加熱反応層8

フィールド絶縁膜5の厚みより小さい微細寸法に出来る ので、オーミック電極構造体の占有面積を小さく出来

は、厚さ約100nmのニッケルシリサイド(NiSi 、、、) 層と、この層の下に連続して位置する厚さ厚さ約 200 n mのニッケルシリサイド(NiSiz)とカー ボン(C)の固溶体層から構成されていると推定され

【0120】次に図14~図16に示す工程断面図(そ の1~その3)を参照しながら、本発明の第2の実施の 形態に係るオーミック電極構造体の製造工程を説明す

【0116】(第2の実施形態)図13は、本発明の第 2の実施の形態に係るオーミック電極構造体の要部断面 図である。本構造はリセス型ゲート構造を有するMES FET、MOSFETなどで用いられるメサ形状をした 高不純物密度n型SiCエピタキシャル領域にオーミッ 10 ク電極構造体を形成する例である。

【0121】(イ) 先ず、(0001) 面、8° オフの 4H-SiC基板1のSi面表面に、1×10<sup>1</sup>/cm '以上の高不純物密度のn型不純物としてのN(窒素) を添加した厚さ数100nmのn型エピタキシャル成長 層(n型SiC領域)20をエピタキシャル成長する。 続いて、このn型エピタキシャル成長層(n型SiC領 域)20の上に、厚さ20nmのシリコン酸化膜(Si O, 膜) からなるプロテクト酸化膜をCVD法で堆積す る。このプロテクト酸化膜の上に、更に、200nm厚 のA 1 膜を蒸着する。このA 1 膜/S i Oz膜を、周知 のフォトリソグラフィ法とRIE法等のエッチング技術 で、図14(a)に示すように、n型SiC領域2に対 20 応するA 1 膜/S i Oz膜からなるエッチングマスク2 1を形成する。

【0117】本発明の第2の実施の形態に係るオーミッ ク電極構造体においては、所望のSiC基板1の表面 に、メサ形状の髙不純物密度のn型SiC領域2が形成 されている。n型SiC領域2の表面電子密度は少なく とも1×10<sup>1</sup> \*/cm³~2×10<sup>11</sup>/cm³、好ま しくは1×10<sup>1</sup> \*/cm³~8×10<sup>2</sup>°/cm³であ る。このような高不純物密度のn型SiC領域2は、窒 素をその場で添加した気相エピタキシャル成長法等によ るホモ・エピタキシャル成長で形成しても良いし、第1 の実施の形態と同様に、<sup>31</sup> P<sup>+</sup> , <sup>14</sup> N<sup>+</sup> や<sup>71</sup> A s<sup>+</sup> など のn型不純物イオンの注入と、その後の活性化熱処理で 形成しても良い。SiC基板1の導電型は、第2の実施 の形態に係るオーミック電極構造体を利用する半導体装 置によって異なるのでここでは規定しない。図13にお いて図1と同じ番号を付した部位は、図1と同じ要素で あり、冗長を避けるために説明を簡略化或いは省略す る。

【 O 1 2 2 】 ( 口 ) 次に、A 1 膜/S i Oz 膜からなる エッチングマスク21を使用し、SF。とO,をエッチャ ントガスとしたRIE法で、図14(b)に示すよう に、不要なエピタキシャル層を除く。更に、その後、エ ッチングマスク21の上部のA1を硫酸(H,SO,)と 過酸化水素(H,O,)の混合液で取り除き、続いて、そ の下のプロテクト酸化膜をBHF溶液で除いて、素子分 離されたメサ構造のn型SiC領域2を形成する。

【0118】図13に示すように、第2の実施の形態に 係るオーミック電極構造体によれば、電極膜7及び加熱 反応層8が共に、フィールド絶縁膜5の開口部の内部に おいて、フィールド絶縁膜5から一定の間隙(側壁ギャ ップ) 77を隔て配置されているので、電極膜7及び加 熱反応層8を構成する金属材料が、フィールド絶縁膜5 と反応することが防止出来る。従って、金属材料との接 触面にあるフィールド絶縁膜5が高温熱処理で還元(浸 食) されることがないので、フィールド絶縁膜5の絶縁 性が維持出来る。また、電極膜7を構成する金属材料が フィールド絶縁膜5に接していないので、電極膜7とフ に存在しない。このため、製造プロセス終了後に電極膜 7が剥落することはなく、製造歩留まりが高くなる。更 に、加熱反応層8の底部外縁部における金属-SiC-SiO<sub>2</sub>の3元系共存反応による寄生のショットキー接 合の生成も回避出来るので、低いコンタクト抵抗が達成 出来る。また、寄生のショットキー接合の生成に伴うn 型SiC領域2の水平方向の電流の流れの阻害もない。 【0119】更に、第2の実施の形態に係るオーミック 電極構造体によれば、電極膜7及び加熱反応層8の周縁

部と開口部側壁との間の間隙(側壁ギャップ)77を、

【0123】(ハ)との後は、第1の実施の形態の図3 (d) 以降の工程と、実質的に同様である。即ち、RC A洗浄法等の所定の洗浄法を用いて、SiC基板1を十 分清浄化する。そして、図14(c)に示すように、十 分清浄化されたSiC基板1の表面を、1000℃から 1150℃において乾燥酸素雰囲気で熱酸化し、表面に 厚さ5~40 n m熱酸化膜3を成長する。次に、図15 (d) に示すように、熱酸化膜3の上に、常圧CVD法 でSiO、膜からなる上部絶縁膜4を堆積し、2層構造 からなるフィールド絶縁膜5を形成する。熱酸化膜3の ィールド絶縁膜5の接着力が弱いという問題は、本来的 40 厚さと上部絶縁膜4の厚さとを合計したフィールド絶縁 膜5の総厚を、100nm~600nm程度にすること が望ましい。

> 【0124】(ニ)次にフィールド酸絶縁膜5の表面 に、本発明のマスク材として、厚さ1~2 μmのフォト レジスト22をスピンナーを用いて塗布する。そして、 所定のフォトマスク(レティクル)を用い、フォトレジ スト22を選択的に露光し、現像することによって開口 部6に対応する部分のマスク材(フォトレジスト)22 を除去し、窓部を形成する。続いて、このフォトレジス 50 ト22のマスクパターンをエッチングマスクとして用

34

い、SiC基板1をBHF溶液に浸漬し、ウェット・エ ッチングすることで、図15(e)に示すように、フィ ールド絶縁膜5に開口部6を形成する。微細な開口部6 を形成する時は、ガスプラズマを用いたドライ・エッチ ングが好ましい。この場合、最初にドライ・エッチング を行い、フィールド絶縁膜5を数10nm残したところ で、ウェット・エッチングに切り換えるようにする。第 1の実施の形態で説明したように、ウェットエッチング 単独で開口する場合でも、ドライエッチングとウェット エッチングの組み合わせで開口する場合でも、ウェット 10 ・エッチング又はドライ・エッチングをやや過剰に行 い、フィールド絶縁膜5の開口部6がフォトレジストの 開口部より大きくなり、アンダーカット部が生じるよう にする。第1の実施の形態と同様に、エッチングモニタ 部の目視により、n型SiC領域2の表面の露出が確認 された後、更に所定の時間オーバーエッチングを追加す ればよい。第2の実施形態では、本発明の「マスク材」 としてフォトレジスト22を用いているが、このオーバ ーエッチング時に、エッチングされない材料であれば、 フォトレジスト22以外の材料を本発明の「マスク材」 として採用可能であることは勿論である。

【0125】(ホ) その後、エッチングマスクとしての フォトレジスト22を残存した状態で、BHF溶液を超 純水で完全に湿ぎ落とした (リンスした)後、乾燥す る。そして、レジストマスク22が被着した状態のSi C基板1を、真空蒸着装置のチャンバー中に速やかに据 え付け、直ちに真空排気する。コンタクト・ウィンドウ 開口エッチングから真空排気までの大気中放置時間は、 コンタクト抵抗ρ c の大小をする極めて重要な因子であ って、大気に露出されている時間は、5分以内の出来る だけ短時間にする。そして、真空蒸着装置のチャンパー をターボ分子ポンプ、クライオポンプ等で、1.3×1 0-5 Pa未満の圧力まで真空排気し、図15(f)に 示すように、SiC基板1の表面に第1の導体膜17を 蒸着する。第1の導体膜17としては、例えば、Ni膜 を蒸着すれば良い。図15 (f) に示すように、開口部 の側壁に第1の導体膜(Ni膜)17が付着しないよう にするためには、オリフィス等の指向性制御手段を用い て、蒸着ビームの指向性を向上させて行えば良い。この 時、上述のように、フィールド絶縁膜5の開口部6はフ ォトレジスト・マスクの開口部より大きくなるようにア ンダーカット部が形成されているため、開口部底部に蒸 着される第1の導体素片27は、アンダーカット部の形 状に正確に転写される。こうして、第1の導体素片27 の周縁部とフィールド絶縁膜5の開口部側壁との間に は、距離が一定で、且つ微細寸法の蒸着制限領域(側壁 ギャップ) 77が発生する。この微細な側壁ギャップ7 7は、 開口エッチングのオーバーエッチング時間で精密

ールド絶縁膜5の厚み(100nm~600nm)程度まで狭めて形成出来る。第1の導体膜17の厚みは、その下部にあるn型SiC領域2の拡散深さの1/2より薄く設定する。

【0126】(へ)第1の導体膜(Ni膜)17の真空蒸着後、SiC基板1を真空蒸着装置のチャンバーから取り出す。続いて、リフトオフ法を用いて、図16(g)に示すように、開口部の内部のみにNi系電極膜7が選択的に埋設された基板構造を得る。即ち、フォトレジスト22を完全に除去すると、フォトレジスト22の上に被着した第1の導体膜(Ni膜)17もフォトレジスト22と共に除かれるので、図16(g)に示すように、開口部の内部のみに第1の導体素片27が選択的に残存する。この結果、第1の導体素片27の周縁部とフィールド絶縁膜5の開口部側壁との間には、微細寸法の側壁ギャップ77が自己整合的に形成される。

【0127】(ト)しかる後、SiC基板1を700℃ ~1050℃の非酸化性雰囲気で、短時間(数分程度) の熱処理を施すと、図16(h)に示すように、第1の 導体素片27とSiC基板1が相互に反応して、両者の 界面領域に加熱反応層8が生成され、加熱反応層とn型 SiCとの間で優れたオーミック特性が実現される。数 分程度の短時間の熱処理を行うためには、IRランプ加 熱を用いれば良い。ここで「非酸化性雰囲気」とは、第 1の実施の形態で説明したように、酸素(O<sub>1</sub>)や水 (H,O)等の酸素を含む化合物の気体を含まない雰囲 気のことである。厳密には、酸素及び水の分圧を1×1 0-8 Pa~1×10-1 ° Pa程度に制御して、熱処理 をすることが好ましい。第1の導体膜の厚みを、その下 ることは、第1の実施の形態で説明した通りである。従 30 部にあるn型SiC領域2の厚みの1/2より薄く設定 しておくことにより、第1の導体素片27が加熱処理で 完全に加熱反応層8に転化した場合であっても、n型S i C領域2が下部に残されるよう保証される。

> 【0128】(チ)加熱反応層8の形成後に、図16 (i)に示すように、SiC基板1全面にAl等の第2 の導体膜19を蒸着する。そして、フォトリソグラフィ 法とRIE等のエッチング技術でパターニングして、図 13に示すような配線導体素片9を形成すれば、本発明 の第2の実施の形態に係るオーミック電極構造体が完成 40 する。なお、パターニングの際のエッチャント(=エッ チング液或いはエッチングガス)が電極膜7を侵す時 は、第2の導体膜19は必ず電極膜7を覆うように配設 する構成とすれば良い。

着される第1の導体素片27は、アンダーカット部の形 状に正確に転写される。こうして、第1の導体素片27 の周縁部とフィールド絶縁膜5の開口部側壁との間に は、距離が一定で、且つ微細寸法の蒸着制限領域(側壁 ギャップ)77が発生する。この微細な側壁ギャップ7 7は、開口エッチングのオーバーエッチング時間で精密 にコントロール出来る。微細な側壁ギャップ77はフィ 50 ンタクト幅)及び短辺の長さは、第1の実施の形態と同 様にそれぞれ200μm、100μmである。

【0130】評価した試料の主な構成は次の通りであ る。リニアTLMコンタクト群は、高抵抗のp型4H-SiC基板の上に、エピタキシャル成長させた厚み80 0nm、電子密度1.5×10<sup>1</sup> \*/cm² のn型Si C領域に形成した。第1の導体膜は50nm厚のNi 膜、フィールド絶縁膜5の熱酸化膜3は1100℃ドラ イ酸化膜(10nm厚)、上部絶縁膜4は常圧CVDで 成膜したSi〇₂膜(400mm厚)である。加熱反応 層8の熱処理温度及び熱処理時間、熱処理雰囲気はそれ 10 ぞれ1000℃、2分、高純度Ar雰囲気である。第2 の導体膜からなる配線導体素片9は厚さ1 µmのA1膜 である.

35

【0131】第1の実施形態と同様にTLM法で評価し たところ、コンタクト抵抗ρc=3.3×10<sup>-6</sup>Ωc m² が得られた。高不純物密度エピタキシャル膜でn型 SiC層を形成する替わりに、第1の実施形態と同じ\*\* P<sup>+</sup> イオン注入と活性化熱処理(条件同一)でn型Si C層を形成した場合には、他の条件が同じなら、第1の 実施形態のNiを用いたオーミック電極構造体と誤差の 20 範囲で等しいコンタクト抵抗7. 4×10<sup>-7</sup> Qcm<sup>2</sup> が得られる。

【0132】図10は、第1の導体膜17としてのNi 膜の厚さを変えた場合の、Ni膜の厚さ(膜厚)と表面 モホロジーとの関係を示す図である。図10に示した観 察においては、加熱反応層8の熱処理条件は、熱処理温 度は1000℃で、熱処理時間は2分である。熱処理雰 囲気は高純度Ar雰囲気である。図10(a)は、Ni 膜の膜厚が200mmで熱処理前の試料の表面モホロジ ーをスケッチした図である。図10(b)は、このNi 膜の膜厚が200mmの試料の熱処理後の表面モホロジ ーをスケッチした図であるが、Ni膜の膜厚が200n mでは、表面モホロジーの低下が認められる。図10 (c)は、Ni膜の膜厚が100nmの試料に対して、 熱処理した場合の表面モホロジーで、膜厚200nmに 比すれば良好であるが、未だ若干の表面モホロジーの低 下が認められる。図10(d)及び図10(e)は、そ れぞれ、Ni膜の膜厚が50nm及び20nmの場合の 試料の熱処理後の表面モホロジーで、膜厚50nm以下 にすれば、フォトリソグラフィ工程等の製造プロセスに 40 が、エミッタ領域であれば、第2主電極領域はコレクタ 対応可能な良好な表面モホロジーが得られることが分か

【0133】図11は、第1の導体膜17としてのNi 膜の厚さを変えた場合の、Ni膜の厚さとオーミック電 極構造体のコンタクト抵抗との関係を示す図である。N i膜の膜厚が200nm及び100nmではほぼ同程度 のコンタクト抵抗である。Ni膜の膜厚50mmの場合 は、膜厚が200nm及び100nmの場合より低いコ ンタクト抵抗が得られることが分かる。Ni膜の膜厚5

を反映していると考えられる。但し、Ni膜の膜厚20 nmの場合の試料では、コンタクト抵抗の増大が認めら れる。加熱反応層8の厚さが不十分と思われる。従っ て、膜厚50nmの場合が、最もコンタクト抵抗が低い ことになる。

【0134】図12は、本発明の第2の実施形態に係る オーミック電極構造体の不純物密度とコンタクト抵抗と の関係を、従来技術の結果と共に示す図である。エピタ キシャル成長により得られた不純物密度1.5×101% cm®のn型SiC領域に対して、従来のいずれの結果 よりも低いコンタクト抵抗 $\rho c = 3$ .  $3 \times 10^{-7} \Omega c$ m²の値が得られることが分かる。イオン注入により得 られた不純物密度1. 5×10<sup>1</sup>°cm<sup>3</sup>のn型SiC領 域に対しても、従来のいずれの結果よりも低いコンタク ト抵抗 $\rho$ c=8.6×10<sup>-7</sup>  $\Omega$ cm<sup>2</sup> の値が得られる ことが分かる。このように第2の実施の形態に係るオー ミック電極構造体は、従来と同等、或いはそれよりも低 い実用的なコンタクト抵抗を、簡単に実現出来る。

【0135】(第3の実施形態)本発明の「半導体装 置」としては、例えばダイオード、絶縁ゲート型バイボ ーラトランジスタ (IGBT)、電界効果トランジスタ (FET)、静電誘導トランジスタ(SIT)、パイポ ーラトランジスタ (BJT)、静電誘導サイリスタ (S [サイリスタ)、GTOサイリスタ等の種々の半導体電 子デバイスに適用可能である。

【0136】一般に半導体電子デバイスは、第1主電極 領域、第2主電極領域及び制御電極を有する。第1主電 極領域と第2主電極領域との間に主電流の通路が形成さ れる。との主電流は、制御電極に印加される電圧又は電 30 流で制御される。従って、「第1主電極領域」とは、例 えば、BJTやIGBTにおいては、エミッタ領域又は コレクタ領域のいずれか一方、MOSFETやMOSS IT等の絶縁ゲート型トランジスタ(IGT)において は、ソース領域又はドレイン領域のいずれか一方を意味 する。「第2主電極領域」とは、BJTやIGBTにお いては上記第1主電極領域とはならないエミッタ領域又 はコレクタ領域のいずれか一方、IGTにおいては上記 第1主電極領域とはならないソース領域又はドレイン領 域のいずれか一方を意味する。即ち、第1主電極領域

領域であり、第1主電極領域がソース領域であれば、第 2主電極領域はドレイン領域である。また、「制御電 極」とは【GBT及び【GTのゲート電極を意味するこ とは勿論である。また、ダイオード等の制御電極を有し ないSiC半導体装置でも、同様に、第1主電極領域及 び第2主電極領域が定義される。

【0137】図17は、本発明の第3の実施の形態に係 る半導体装置としての横型MOSFETの要部断面図で ある。第3の実施の形態に係る半導体装置(横型MOS Onmの試料の熱処理後の表面モホロジーが良好なこと 50 FET)は、p型SiC基板11を用いて構成され、と

のp型SiC基板11の表面に選択的に形成されたn型 SiC領域2sからなる第1の主電極領域(ソース領 域)2s、及びn型SiC領域2sからなる第2の主電 極領域(ドレイン領域)2 d とを有している。更に、p 型SiC基板11の上には、ゲート酸化膜3が配置され ている。ソース領域2 s とドレイン領域2 d との間のゲ ート酸化膜3の上部には、ゲート電極63が配置されて いる。そして、ゲート電極63の上部及びゲート電極6 3が配置されていないゲート酸化膜3の上部には、上部 絶縁膜4が形成されている。ゲート酸化膜3と上部絶縁 10 膜4とで、フィールド絶縁膜5が構成されている。

【0138】フィールド絶縁膜5中には、ソース領域2 s の表面を露出するように開口された開口部、ドレイン 領域2 d の表面を露出するように開口された開口部が形 成されている。それぞれの開口部の内部において、フィ ールド絶縁膜5から一定の間隙(側壁ギャップ)77 s、77dを隔てて、ソース電極膜7s及びドレイン電 極膜7 d が配置されている。更に、フィールド絶縁膜5 のソース領域2 s の上部の開口部の内部において、フィ ールド絶縁膜5から一定の間隙(側壁ギャップ)77s を隔て、且つソース電極膜7 s とソース領域2 s の間に は、加熱反応層8mが配置され、ドレイン領域2dの上 部の開口部の内部において、フィールド絶縁膜5から一 定の間隙(側壁ギャップ)77dを隔て、且つドレイン 電極膜7 d とドレイン領域2 d の間には加熱反応層8 d が配置されている。第3の実施の形態に係る半導体装置 は、更に、ソース領域2 s の上部の開口部の内部におい て、ソース電極膜7 s の表面に接し、且つフィールド絶 **縁膜5の上部にまで伸延された第1の主電極配線(ソー** ス配線) 9 s と、ドレイン領域2 d の上部の開口部の内 部において、ドレイン電極膜7dの表面に接し、且つフ ィールド絶縁膜5の上部にまで伸延された第2の主電極 配線(ドレイン配線)9dとを有している。

【0139】なお、半導体装置の設計により、各主電極 領域2 s 、2 d に配線導体素片(主電極配線)9 s 、9 dを介してそれぞれ接続されるボンディングパッド(図 示省略)を、フィールド絶縁膜5の上に形成しても良 い。ゲート電極63も同様に、配線導体素片を介してボ ンディングパッドが接続される。そして、これらの配線 導体素片及びボンディングパッドの上部には、酸化膜 (SiO<sub>2</sub>)、PSG膜、BPSG膜、窒化膜(Si<sub>3</sub> N。)、或いはポリイミド膜等からなるパッシベーショ ン膜を形成しても良い。そして、パッシベーション膜の 一部に複数の電極層を露出するように複数の開口部(窓 部)を設け、ボンディングを可能にすることが出来る。 【0140】第3の実施の形態に係る半導体装置によれ ば、ソース領域2sに対するオーミック電極において、 ソース電極膜7 s 及び加熱反応層8 s を構成する金属材 料が、フィールド絶縁膜5と反応しない構造になってい

において、ドレイン電極膜7d及び加熱反応層8dを構 成する金属材料が、フィールド絶縁膜5と反応しない構 造になっている。このため、ソース電極膜7s及びドレ イン電極膜7 dを構成する金属材料との接触面にあるフ ィールド絶縁膜5が髙温熱処理で還元(浸食)されるこ とがない。従って、半導体装置のソース領域2 s 及びド レイン領域2dの周辺に形成されたフィールド絶縁膜5 の高い絶縁性が維持出来、リーク電流も低減出来る。

【0141】また、ソース電極膜7s及びドレイン電極 膜7 dを構成する金属材料がフィールド絶縁膜5 に接し ていないので、ソース電極膜7 s 又はドレイン電極膜7 dとフィールド絶縁膜5の接着力が弱いという問題は、 本来的に存在しない。このため、半導体装置の製造プロ セス終了後にソース電極膜7s又はドレイン電極膜7d が剥落するととはなく、半導体装置の製造歩留まりが高 くなる。

【0142】更に、オーミック電極の底部外縁部におけ る金属-SiC-SiO。の3元系共存反応による寄生 のショットキー接合の生成も回避出来るので、低いコン タクト抵抗のオーミック電極が、ソース領域2 s 又はド レイン領域2dに対して形成出来る。また、寄生のショ ットキー接合の生成に伴うソース領域2 s 又はドレイン 領域2 d 中の水平方向の電流の流れの阻害もない。この 結果、高耐圧で且つ高速に動作可能な半導体装置が実現 出来る。特に、電力用半導体装置においては、低いオン 抵抗と高速なスイッチングを同時に達成出来る。

【0143】特に、ソース電極膜7s及び加熱反応層8 sの周縁部と開口部側壁との間の側壁ギャップ77s、 及びドレイン電極膜7d及び加熱反応層8dの周縁部と 開口部側壁との間の側壁ギャップ77dを、フィールド 絶縁膜5の厚みより小さい微細寸法と出来るため、ソー ス領域2 s 及びドレイン領域2 d に対するオーミック電 極の占有面積を小さく出来、半導体装置の集積密度を向 上出来る。

【0144】次に図18~図20に示す工程断面図(そ の1~その3)を参照しながら、本発明の第3の実施の 形態に係る半導体装置(横型MOSFET)の製造工程 を説明する。

【0145】(イ)先ず図14(a)から図14(c) 40 と同様な工程で、8° オフのp型4H-SiC基板11 のSi面の表面に、厚さ数100nmの1×101%/c m³以上の高不純物密度のn型SiC領域を、エピタキ シャル成長する。そして、エピタキシャル成長を選択的 にエッチングすることにより、互いに対向したメサ形状 のn型SiC領域からなるソース領域2s及びドレイン 領域2dを形成する。即ち、SiC基板11の表面の異 なる2つの場所に、互いに一定距離離間して、凸部形状 のソース領域2 s 及びドレイン領域2を形成する。平面 図を省略しているが、ソース領域2 s 及びドレイン領域 る。同様に、ドレイン領域2dに対するオーミック電極 50 2は、互いの長辺を平行にした2つの矩形(長方形)の

40

バターンとして配列される。集積回路の場合であれば、 ソース領域2 s 及びドレイン領域2を構成する2つの矩 形(長方形)のパターンの領域の外側には、素子分離領 域が形成される。更に、デバイスの仕様に応じてチャネ ルストップのイオン注入工程を加えても良く、パワーデ バイスならば、ガードリング領域等の形成工程を加えて も良い。素子分離領域形成後、周知のRCA洗浄法等の 所定の洗浄法を用いて、SiC基板11を十分清浄化 し、図18(a)に示すように、SiC基板11の表面 に、厚さ35~40nmのゲート酸化膜としての熱酸化 10 膜3を成長する。乾燥酸素中、雰囲気1150℃で3時 間熱酸化すれば、35~40nmの熱酸化膜(ゲート酸 化膜) 3 が得られる。素子分離領域は、トレンチにCV D法等で堆積した絶縁膜を埋め込む等の方法で、形成す れば良い。ゲート酸化膜3の厚さを、5~20nmとし た場合は、ゲート酸化膜3の上に、更に、厚さ35~8 0nmのシリコン窒化膜(Si,N,膜)を常圧CVD法 で形成し、いわゆるNO膜でゲート絶縁膜を形成しても 良い。

【0146】(ロ)ゲート酸化膜(ゲート絶縁膜)3の 形成後、必要に応じて閾値制御のイオン注入を行う(ゲ ート酸化膜3の形成前に、閾値制御のイオン注入を行っ ても良い。)。その後、図18(b)に示すように、タ ングステン (W)、チタン (Ti)、モリブデン (M o)等の高融点金属、或いは、これらのシリサイド(W Si<sub>2</sub>, TiSi<sub>2</sub>, MoSi<sub>2</sub>) 等のゲート電極材料 61を、ゲート酸化膜3の上の全面に、スパッタリング 法、真空蒸着法、CVD法等で堆積する。そして、ゲー ト電極材料61の表面に厚さ1~2 µmのフォトレジス ト62をスピンナーを用いて塗布する。そして、所定の フォトマスク (レティクル) を用い、フォトレジスト6 2を選択的に露光し、現像することによって図18 (c) に示すように、ゲート電極63 に対応する部分の フォトレジスト62のみを選択的に残存させる。更に、 フォトレジスト62をエッチングマスクとして用い、図 18(c)に示すように、RIE法とを用いて、ゲート 電極材料61をパターニングし、ソース領域2sとドレ イン領域2dとの間のゲート酸化膜(ゲート絶縁膜)3 の上にゲート電極63を形成する。

【0147】(ハ)そして、図19(d)に示すように、ゲート電極63の形成後、フォトレジスト62を除去し、更に、RCA洗浄法等でSiC基板11の表面を清浄化する。十分清浄化されたゲート電極63及びゲート酸化膜3の上に、常圧CVD法でSiOz膜からなる上部絶縁膜4を堆積する。この結果、ゲート電極63以外の領域においては、2層構造からなるフィールド絶縁膜5が形成される。ゲート酸化膜3の厚さと上部絶縁膜4の厚さとを合計したフィールド絶縁膜5の80厚を、100nm~600nm程度にすることが望ましい。

【0148】(二)次にフィールド酸絶縁膜5の表面

に、本発明の「マスク材」としての厚さ1~2μmのフ ォトレジスト22をスピンナーを用いて塗布する。そし て、所定のフォトマスク(レティクル)を用い、マスク 材(フォトレジスト)22を選択的に露光し、現像する ことによって開口部6 s 及び6 d に対応する部分のフォ トレジスト22を除去し窓部を形成する。続いて、この フォトレジスト22のマスクパターンをエッチングマス クとして用い、SiC基板11をBHF溶液に浸漬し、 ウェット・エッチングすることで、図19 (e) に示す ように、フィールド絶縁膜5に開口部6s及び6dを形 成する。 微細な開口部6 s 及び6 d を形成する時は、ガ スプラズマを用いたドライ・エッチングが好ましい。例 えば、CHF,やC2FeなどをエッチャントとしたR IE法やECRイオンエッチング等の種々のドライ・エ ッチングを使用することが出来る。この場合、最初にド ライ・エッチングを行い、フィールド絶縁膜5を数10 nm残したところで、ウェット・エッチングに切り換え るようにする。第1の実施の形態で説明したように、ウ ェットエッチング単独で、開口部6 s 及び6 dを開口す る場合でも、ドライエッチングとウェットエッチングの 組み合わせで開口する場合でも、ウェット・エッチング 又はドライ・エッチングをやや過剰に行い、フィールド 絶縁膜5の開口部6 s 及び6 d がフォトレジストの開口 部より大きくなり、それぞれアンダーカット部が生じる ようにする。第1及び第2の実施の形態と同様に、エッ チングモニタ部の目視により、ソース領域2 s とドレイ ン領域2 d の表面の露出が確認された後、更に所定の時 間オーバーエッチングを追加すればよい。第3の実施形 態では、本発明の「マスク材」としてフォトレジスト2 30 2を用いているが、このオーバーエッチング時に、エッ チングされない材料であれば、フォトレジスト22以外 の材料を本発明の「マスク材」として採用可能である。 【0149】(ホ) その後、エッチングマスクとしての フォトレジスト22を残存した状態で、BHF溶液を超 純水で完全に湿ぎ落とした (リンスした)後、乾燥す る。そして、レジストマスク22が被着した状態のSi C基板11を、真空蒸着装置のチャンパー中に速やかに 据え付け、直ちに真空排気する。即ち、SiC基板11 の表面が大気に露出される時間は、5分以内の可能な限 40 り短時間で行う。そして、真空蒸着装置のチャンバーを ターボ分子ポンプ、クライオポンプ等で、1.3×10 -5 Pa未満の圧力まで真空排気し、図19(f)に示 すように、SiC基板11の表面に第1の導体膜17を 蒸着する。第1の導体膜17としては、例えばNi膜を 用いる。なお、図19(f)に示すように、開口部6s 及び6 dの側壁に第1の導体膜17が付着しないように するためには、オリフィス等を用いて、蒸着ビームの指 向性を向上させて行えば良い。との時、図19(f)に 示すように、フィールド絶縁膜5の開口部はフォトレジ 50 スト・マスク22の開口部より大きくなるようにアンダ

ーカット部が形成されているため、開口部底部に蒸着さ れる第1の導体膜17s及び17dは、アンダーカット 部の形状に正確に転写される。こうして、第1の導体膜 17s及び17dの周縁部とフィールド絶縁膜5の開口 部の側壁との間には、距離が一定で、且つ微細寸法の蒸 着制限領域(側壁ギャップ)77s及び77dが発生す る。この微細な側壁ギャップ77s及び77dは、開口 部エッチングのオーバーエッチング時間で精密にコント ロール出来る。第1の導体膜17(17s及び17d) の厚みは、その下部にあるソース領域2 s 及びドレイン 10 領域2dの拡散深さの1/2より薄く設定する。

【0150】(へ)第1の導体膜17の真空蒸着後、S i C基板 1 1を真空蒸着装置のチャンバーから取り出 す。続いて、リフトオフ法を用いて、図20(g)に示 すように、それぞれの開口部の内部のみに第1の導体素 片27s及び27dが選択的に埋設される。この結果、 それぞれの第1の導体素片27s及び27dの周縁部と フィールド絶縁膜5の開口部側壁との間には、微細寸法 の側壁ギャップ77 s 及び77 d が自己整合的に形成さ

【0151】(ト)しかる後、SiC基板11を700 ℃~1050℃の非酸化性雰囲気で、短時間(数分程 度)の熱処理を施すと、図20(h)に示すように、第 1の導体素片27s及び27dとSiC基板11が相互 に反応して、両者の界面領域に加熱反応層8 s 及び8 d が生成され、加熱反応層8 s とソース領域2 s との間、 及び加熱反応層8dとドレイン領域2dとの間で、それ ぞれ優れたオーミック特性が実現される。「非酸化性雰 囲気」としての酸素及び水の分圧の制御に関しては、厳 水の分圧は少なくとも、1×10-3 Pa~1×10 -1 º Pa程度、望ましくは、1. ×10-5 Pa~1× 10-10 Pa程度に設定する。

【0152】(チ)加熱反応層8s及び8dの形成後 に、図20(i)に示すように、SiC基板11全面に A1等の第2の導体膜19を蒸着する。そして、フォト リソグラフィ法とRIE等のエッチング技術で、ソース 配線9s及びドレイン配線9dを パターニングすれ ば、本発明の第3の実施の形態に係るMOSFETが完 成する(図17参照。)。

【0153】第3の実施の形態に係る半導体装置の製造 方法によれば、ソース領域2 s 及びドレイン領域2 d に 対するオーミック電極を形成するためのコンタクトホー ルを形成する際に、フィールド絶縁膜5に対するオーバ ーエッチングのエッチング時間の制御により、窓部近傍 のマスク材の下部に形成されるアンダーカット部の深さ が制御出来るので、寸法制御が容易である。また、との アンダーカット部の深さにより、オーミック電極を形成 するための第1の導体素片27とフィールド絶縁膜5と の一定の間隙(側壁ギャップ)77g.77dを自己整 50 と、ゲート酸化膜3が配置されているソース領域2gと

合的に決定出来るので、オーミック電極とフィールド絶 縁膜5との一定の間隙(側壁ギャップ)77s.77d を制御するためのフォトリソグラフィ工程は不要であ る。このため、オーミック電極となる第1の導体素片2 7とフィールド絶縁膜5の開口部側壁との間隔を十分に 小さく出来、占有面積の小さく、微細寸法を有したオー ミック電極を配置出来る。

【0154】更に、フォトリソグラフィ工程が省略出来 るため、半導体装置のソース領域2 s 及びドレイン領域 2 d に対するオーミック電極形成に係わる工程数が減少 し、半導体装置の製造歩留まりが高くなる。更に、第3 の実施の形態に係る半導体装置は、標準的なSi半導体 デバイス製造方法が適用可能なので、容易且つ信頼性が 高い。

【0155】更に、第1の導体素片27が、フィールド 絶縁膜5と反応することが防止出来るので、第1の導体 素片27を構成する金属材料との接触面にあるフィール ド絶縁膜5が高温熱処理で還元(浸食)されることがな く、フィールド絶縁膜5の絶縁性が維持出来る。また、 20 オーミック電極を構成する金属材料がフィールド絶縁膜 5に接していないので、第1の導体素片27から生成さ れたオーミック電極とフィールド絶縁膜5の接着力が弱 いという問題は、本来的に存在しない。このため、プロ セス終了後にオーミック電極が剥落することはなく、製 造歩留まりが高くなる。

【0156】更に、オーミック電極の加熱反応層8sを 生成する工程において、オーミック電極の底部外縁部に おける金属-SiC-SiO2の3元系の共存する状態 が存在しないので、3元系の反応による寄生のショット 重なる管理が必要で、熱処理雰囲気に含まれる酸素及び 30 キー接合の生成も回避出来、低いコンタクト抵抗が達成 出来る。また、寄生のショットキー接合の生成に伴うソ ース領域2 s 及びドレイン領域2 d の水平方向の電流の 流れの阻害もないので、良好な特性の半導体装置が簡単 に製造出来る。

> 【0157】(その他の実施の形態)上記のように、本 発明は第1万至第3の実施の形態によって記載したが、 との開示の一部をなす論述及び図面はこの発明を限定す るものであると理解すべきではない。この開示から当業 者には様々な代替実施の形態、実施例及び運用技術が明 40 らかとなろう。

【0158】例えば、既に述べた第3の実施の形態の説 明においては、リセスゲート構造の横型MOSFETに 付いて説明したが、図21に示すような平面ゲート構造 の横型MOSFETでもかまわない。第3の実施の形態 と同様に、p型SiC基板11を用いて構成されている が、図17とは異なり、p型SiC基板11の表面は同 ーレベルの平面で構成されている。即ち、n型SiC領 域からなる第1の主電極領域(ソース領域)2 s 及び第 2の主電極領域(ドレイン領域)2dの表面のレベル

ドレイン領域2dとの間のp型SiC基板11の表面と は同一レベルである。この平面ゲート構造のゲート酸化 膜3の上部には、ゲート電極63が配置されている。そ して、ゲート電極63の上部及びゲート電極63が配置 されていないゲート酸化膜3の上部には、上部絶縁膜4 が形成され、ゲート酸化膜3と上部絶縁膜4とで、フィ ールド絶縁膜5が構成されている。他は、図17と同様 なので、重複した説明を省略する。

【0159】図21に示した、他の実施の形態に係る半 導体装置においても、ソース領域2 s に対するオーミッ 10 ク電極において、ソース電極膜7 s 及び加熱反応層8 s を構成する金属材料が、フィールド絶縁膜5と反応せ ず、ドレイン領域2dに対するオーミック電極におい て、ドレイン電極膜7d及び加熱反応層8dを構成する 金属材料が、フィールド絶縁膜5と反応しない構造にな っている。このため、ソース電極膜7 s 及びドレイン電 極膜7dを構成する金属材料との接触面にあるフィール ド絶縁膜5が高温熱処理で還元(浸食)されることがな い。更に、オーミック電極の底部外縁部における金属-SiC-SiO<sub>2</sub>の3元系共存反応による寄生のショッ トキー接合の生成も回避出来るので、低いコンタクト抵 抗のオーミック電極が、ソース領域2 s 又はドレイン領 域2 dに対して形成出来る。

【0160】リセスゲート構造や平面ゲート構造の横型 MOSFET以外にも、縦型のMOSFETでも良い。 またU溝やV溝にゲート酸化膜とゲート電極を構成した 縦型のMOSFETでも良い。更に、埋め込みドレイン 領域を有するMOSFETでも良い。埋め込みドレイン 領域を有するMOSFETにおいては、シンカー領域を 用いて、埋め込みドレイン領域から電流を引き出すがと の場合オン抵抗の増大が懸念される。しかしながら、本 発明の適用により、微細な構造のシンカー領域とこれに 接続されるオーミック電極を多数配列することにより、 低いオン抵抗と高速なスイッチングを同時に達成出来 る。2重拡散構造のpチャネルのパワーMOSFETで は、ドリフト領域として機能するn型SiC基板(或い はレ型SiC基板若しくはi型SiC基板)の表面に、 ドレイン領域(主電極領域)としての高不純物密度のn 型SiC領域を形成可能である。この場合、ソース領域 としての他のn型SiC領域が、n型SiC基板の表面 に形成されたpボディ領域に形成される。

【0161】同様に、n型SiC基板(或いはv型Si C基板)の表面にドレイン領域としてのn型SiC領域 と、ソース領域してのn型SiC領域を形成し、ソース 領域とドレイン領域2の間のn型SiC基板(或いはv 型SiC基板)の表面に、ショットキー電極を構成すれ ば、MESFETが実現出来る。

【0162】更に、第3の実施の形態の説明の冒頭で説 明したように、FET以外に、本発明の「半導体装置」 として、ダイオード、IGBT、SIT、BJT、SI サイリスタ、GTOサイリスタ等の種々の半導体電子デ バイスに適用可能である。例えば、npn型バイポーラ トランジスタであれば、コレクタ領域となる低不純物密 度のn型(若しくはv型)SiC基板の表面に、p型S iC領域からなるベース領域をウェル形状に形成し、こ のベース領域の平面上の内部の位置において、主電極領 域(エミッタ領域)としての高不純物密度のn型SiC 領域を形成しても良い。との場合、コレクタ領域となる 低不純物密度のn型SiC基板の代わりに真性半導体 (i型)のSiC基板を用い、i型SiC基板の裏面

(若しくは表面の一部) に、高不純物密度のn型SiC 領域からなるコレクタ領域を形成しても良い。

【0163】GTOサイリスタ等のサイリスタであれ は、nベース領域となるn型SiC基板の表面の一部又 は全面に、p型SiC領域からなるpベース領域を形成 し、この p ベース領域の内部に、カソード領域(主電極 領域)としての髙不純物密度のn型SiC領域をエビタ キシャル成長により形成することが可能である。この場 合、nベース領域となるn型SiC基板の裏面には、ア 20 ノード領域としてのp型SiC領域が形成される。

【0164】一方、nチャネルの接合型FETや接合型 SITでは、チャネル領域として機能するn型SiC基 板(或いはn<sup>-</sup>型(ν型)SiC基板、若しくはi型S i C基板)の表面に、ソース領域(主電極領域)として の髙不純物密度のn型SiC領域を形成可能である。図 22は、切り込みゲート型のSITの模式的な断面図で ある。図22においては、チャネル領域として機能する n型SiC基板12の表面に、ソース領域(第1の主電 極領域)としての高不純物密度のn型SiC領域87が 形成され、n型SiC基板12の裏面に、ドレイン領域 (第2の主電極領域) としての高不純物密度のn型Si C領域81が形成されている。そして、ソース領域87 及びドレイン領域81間を流れる主電流を制御するため に、n型SiC基板12の表面に設けられたゲート溝部 の底部にp型SiC領域84からなるゲート領域が形成 されている。ゲート領域84には、ゲート加熱反応層8 5を介してゲート電極膜86が接続されている。ゲート 電極膜86には、Al-Ti系電極膜が使用可能であ る。例えば、Ti(50nm厚)/Al(300nm 40 厚)積層膜を用いればよい。そして、ゲート電極膜86 には、A1、A1-Si、A1-Cu-Si、Cu、T i-W等のゲート配線92が接続されている。ドレイン 領域81には、ドレイン加熱反応層82を介して、ドレ

【0165】図22に示す接合型SITでは、n型Si C基板12の表面に選択的に形成されたn型SiC領域 87からなるソース領域87を囲んで、n型SiC基板 12の上にフィールド絶縁膜5が載置されたている。フ ィールド絶縁膜5は、熱酸化膜3と、熱酸化膜以外の絶 50 緑膜である上部絶縁膜4とから構成されている。そし

イン電極83が形成されている。

て、フィールド絶縁膜5中にソース領域87の表面を露 出するように開口された開口部の内部において、フィー ルド絶縁膜5から一定の間隙(側壁ギャップ)77を隔 てて配置されたソース電極膜97、フィールド絶縁膜5 の開口部の内部において、フィールド絶縁膜5から一定 の間隙(側壁ギャップ)77を隔て、且つソース電極膜 97とソース領域87の間に配置されたソース加熱反応 層98、フィールド絶縁膜5の開口部の内部において、 ソース電極膜97の表面に接し、且つフィールド絶縁膜 5の上部にまで伸延された第1の主電極配線(ソース配 10

線)91とを有している。

【0166】図22に示すソース領域87及びドレイン 領域81間のポテンシャルと、ゲート領域84に印加さ れるゲート電圧によるチャネル中のポテンシャルの2次 元空間における鞍部点であるポテンシャルの高さが、ド レイン領域81に印加されるドレイン電圧及びゲート領 域84に印加されるゲート電圧で制御され、主電流が制 御される。SITの電流・電圧特性は真空管の三極管特 性と同様な指数関数則に従った特性を示す。図22に示 す接合型SITによれば、ソース領域87に対するオー ミック電極において、ソース電極膜97及び加熱反応層 98を構成する金属材料が、フィールド絶縁膜5と反応 しない構造になっているので、金属材料との接触面にあ るフィールド絶縁膜5が髙温熱処理で還元(浸食)され ることがない。このため、接合型SITのソース領域8 7の周辺に形成されたフィールド絶縁膜5の高い絶縁性 が維持出来、リーク電流も低減出来る。また、ソース電 極膜97を構成する金属材料がフィールド絶縁膜5に接 していないので、ソース電極膜97とフィールド絶縁膜 5の接着力が弱いという問題は、本来的に存在しない。 このため、接合型SITの製造プロセス終了後にソース 電極膜97が剥落することはなく、接合型SITの製造 歩留まりが高くなる。更に、オーミック電極の底部外縁 部における金属-SiC-SiOzの3元系共存反応に よる寄生のショットキー接合の生成も回避出来るので、 低いコンタクト抵抗のオーミック電極が達成出来る。と の結果、髙耐圧で且つ髙速に動作可能な接合型SITが 実現出来る図22に示す接合型SITにおいて、ドレイ ン領域としての高不純物密度のn型SiC領域81の代 わりに、アノード領域としての高不純物密度のp型Si C領域を形成すれば、nチャネルのSIサイリスタとな る。この場合、ソース領域としての高不純物密度のn型 SiC領域87は、カソード領域として機能する。

【0167】nチャネルのIGBTでは、ドリフト領域 として機能するn型SiC基板(或いはv型SiC基 板)の表面(若しくは裏面)に、コレクタ領域としての 高不純物密度のn型SiC領域を形成可能である。この 場合、エミッタ領域としての他のn型SiC領域が、n 型(或いはv型)SiC基板のコレクタ領域とは異なる 位置の表面に形成されたpボディ領域の内部に形成され 50 構造体の構成を示す要部断面図である。

る。本発明のオーミック電極構造体は、これら種々の半 導体電子デバイスの主電極領域としての高不純物密度の n型SiC領域に適用可能である。上記の第1乃至第3 の実施の形態の製造プロセスにおいては、フィールド絶 縁膜5の要素である熱酸化膜3は上部絶縁膜4形成の直 前に形成する構成となっているが、図23の工程断面図 に示すように、熱酸化膜の形成を上部絶縁膜4形成の直 後にする構成としても、ほぼ同様な効果が得られる。

【0168】(イ)例えば、第1の実施の形態で説明し た方法と全く同様の方法で、SiC基板lの表面にn型 SiC領域32を形成する。そして、RCA洗浄法等の SiC基板1洗浄法を用いて、SiC基板1を十分清浄 化する。この後、SiC基板1の上に、図23(a)に 示すように、常圧CVD法でSiOz膜等の酸素透過性 絶縁膜44を堆積する。

【0169】(ロ)酸素透過性絶縁膜44を堆積後、図 23 (b) に示すように、乾燥酸素雰囲気で熱処理し、 SiC基板1の表面を熱酸化し、酸素透過性絶縁膜44 とSiC基板1との界面に熱酸化膜3を成長する。第1 20 の実施の形態と同様に、熱酸化膜3の厚さは50nm未 満、好ましくは5~20 n mが望ましい。この結果、熱 酸化膜3の上に、酸素透過性絶縁膜(SiO,膜)44 からなる上部絶縁膜4が位置し、2層構造からなるフィ ールド絶縁膜5が形成される。

【0170】(ハ)との後は、第1の実施の形態で説明 した図3 (f)以下に示す方法と全く同様の工程を進め ることが可能である。即ち、図23(c)に示すよう に、フィールド酸絶縁膜5の表面に厚さ1~2μmのフ ォトレジスト22をスピンナーを用いて塗布する。そし て、所定のフォトマスク(レティクル)を用い、フォト レジスト22を選択的に露光し、現像することによって 開□部6に対応する部分のフォトレジスト22を除去す る。続いて、このフォトレジスト22のパターンをエッ チングマスクとして用い、ウェット・エッチングするこ とで、図23(c)に示すように、フィールド絶縁膜5 に開口部6を形成する。このとき、第1の実施の形態で 説明したように、n型SiC領域32の表面の露出が確 認されたジャストエッチングの後、更に所定のアンダー カット部の深さが得られるまで、オーバーエッチングを 追加する。この後の説明は、重複するので省略する。

【0171】図23に示す方法を用いても、10<sup>-</sup>'Ω c m<sup>2</sup>台程度の実用的なコンタクト抵抗ρcを達成すると とが可能である。このように、本発明はここでは記載し ていない様々な実施の形態等を含むことは勿論である。 従って、本発明の技術的範囲は上記の説明から妥当な特 許請求の範囲に係る発明特定事項によってのみ定められ るものである。

### 【図面の簡単な説明】

【図1】本発明の第1の実施形態に係るオーミック電極

【図2】本発明の第1の実施形態に係るオーミック電極 構造体の製造工程を説明するための工程断面図(その 1) である。

【図3】本発明の第1の実施形態に係るオーミック電極 構造体の製造工程を説明するための工程断面図(その 2) である。

【図4】本発明の第1の実施形態に係るオーミック電極 構造体の製造工程を説明するための工程断面図(その 3) である。

構造体を説明するためのTLMコンタクト群の電流-電 圧特性である。

【図6】本発明の第1の実施形態に係るオーミック電極 構造体を説明するためのTLMコンタクト群のTLM特 性を示す図である。

【図7】ノマルスキー干渉顕微鏡によるコンタクト・ウ ィンドウ内の表面モホロジーの観察結果を示す図であ

【図8】本発明の第1の実施形態に係るオーミック電極 構造体の断面TEM像をスケッチした図である。

【図9】ラザフォード後方散乱分析により求めた本発明 の第1の実施形態に係るオーミック電極構造体の厚み方 向の組成の変化を示す図である。

【図10】本発明の第2の実施形態に係るオーミック電 極構造体の厚さと表面モホロジーとの関係を示す図であ る。

【図11】本発明の第2の実施形態に係るオーミック電 極構造体の電極の厚さとコンタクト抵抗との関係を示す

【図12】本発明の第2の実施形態に係るオーミック電 30 9 s 第1の主電極配線(ソース配線) 極構造体の不純物密度とコンタクト抵抗との関係を、従 来技術の結果と共に示す図である。

【図13】本発明の第2の実施形態に係るオーミック電 極構造体の構成を示す要部断面図である。

【図14】本発明の第2の実施形態に係るオーミック電 極構造体の製造工程を説明するための工程断面図(その 1) である。

【図15】本発明の第2の実施形態に係るオーミック電 極構造体の製造工程を説明するための工程断面図(その 2) である。

【図16】本発明の第2の実施形態に係るオーミック電 極構造体の製造工程を説明するための工程断面図(その 3) である。

【図17】本発明の第3の実施形態に係る半導体装置 (横型MOSFET)の構成を示す要部断面図である。

【図18】 本発明の第3の実施形態に係る半導体装置 (横型MOSFET)の製造工程を説明するための工程 断面図(その1)である。

【図19】本発明の第3の実施形態に係る半導体装置の 製造工程を説明するための工程断面図(その2)であ

る。

【図20】本発明の第3の実施形態に係る半導体装置の 製造工程を説明するための工程断面図(その3)であ る。

48

【図21】本発明の他の実施形態に係る半導体装置(横 型MOSFET)の構成を示す要部断面図である。

【図22】本発明の更に他の実施形態に係る半導体装置 (接合型SIT) の構成を示す要部断面図である。

【図23】本発明の更に他の実施形態に係るオーミック 【図5】本発明の第1の実施形態に係るオーミック電極 10 電極構造体の製造工程を説明するための工程断面図の一 部である。

> 【図24】第1の従来技術に係るオーミック電極構造の 構成を示す要部断面図である。

> 【図25】第2の従来技術に係るオーミック電極構造の 構成を示す要部断面図である。

【符号の説明】

1. 11. 12 SiC基板

2,32 n型SiC領域

2 s 第1の主電極領域(ソース領域)

20 2 d 第2の主電極領域(ドレイン領域)

3 熱酸化膜(ゲート酸化膜)

4 上部絶縁膜

5 フィールド絶縁膜

6 フィールド絶縁膜の開口部

7, 47 電極膜

78 ソース電極膜

7 d ドレイン電極膜

8,8s,8d 加熱反応層

9 配線導体素片

9 d 第2の主電極配線(ドレイン配線)

17, 17s, 17d 第1の導体膜

27, 27s, 27d 第1の導体素片 (第1の導体膜 の素片)

19 第2の導体膜

20 エピタキシャル成長層

21 エッチングマスク

22, 23、34、62 フォトレジスト

33 イオン注入マスク

40 35 イオン注入スルー膜

42 第1金属膜(Ni膜)

43 Si酸化膜(フィールド絶縁膜)

44 酸素透過性絶縁膜

45 オーミック接触片

61 ゲート電極材料

63 ゲート電極

77.77s.77d 間隙

81 ドレイン領域(第2の主電極領域)

82 ドレイン加熱反応層

50 83 ドレイン電極

(26)

特開2002-93742

49

84 ゲート領域

85 ゲート加熱反応層

86 ゲート電極膜

87 ソース領域(第1の主電極領域)

\*91 第1の主電極配線(ソース配線)


92 ゲート配線

97 ソース電極膜

\* 98 ソース加熱反応層


【図1】


【図9】




【図2】

【図3】









【図 1 2 】

| 本発明 | 一本発明 | 一本表明 | 一本表




【図14】 【図15】 工程断面図(その1) 工程断面図(その2) 4 上部純緑頂 (CVDSIO2) 21 エッチングマスク(AI/SIOz) (d) (a) -1 sic基板 6開口部 22フォトレジスト (e) (b) 2 n型SIC領域 17 第1の導体膜(Ni) 77 保証ギャップ (f) (c)


【図17】


























[図21]




【図19】




【図20】




【図22】











# 【図25】












【図24】



## フロントページの続き

(51)Int.Cl.	識別記号	FΙ		テーマニード(参考)
H O 1 L	29/74	H 0 1 L	29/74	М
	-29/744			С
	29/78		29/78	301B
	21/336			301P
	29/78 6 5 2		29/80	F
	21/338			V
	29/812		29/91	Α
	29/80			
	21/329			
(72)発明者	谷本 智	F ターム (	参考) 4M104	AA03 BB13 BB14 BB21 BB24
. ,,	神奈川県横浜市神奈川区宝町2番地		,	BB25 BB26 BB27 BB28 CC01
	自動車株式会社内			CC05 DD02 DD08 DD09 DD10
				DD11 DD16 DD17 DD19 DD22
	·			DD26 DD34 DD35 DD68 DD78
				DD84 FF01 FF13 FF28 GG02
				GG03 GG06 GG07 GG09 GG12
				GG18 GG20 HH09 HH11 HH14
				HH15 HH16 HH18
			5F003	BH05 BM01 BP11 BP21 BP24
				BP41 BP46 BZ01 BZ02 BZ03
				BZ04 ·
			5F005	AA03 AB03 AC02 AE01 AE07
				AF02 AH03 AH04 BA02 BB02
				GA01
			5F040	DA00 DC02 EC04 EC20 ED01
				ED03 ED04 EF09 EH02 EK05
				FC23
			5F102	FB01 GB04 GC08 GC09 GD01
				GD04 GJ02 GR01 GR04 GS04
				GV07 HC07 HC11 HC15 HC21